基于内容寻址存储的触发匹配装置和方法
【技术领域】
[0001]本发明涉及数据采集和自动控制技术领域，具体涉及一种基于内容寻址存储的触发匹配装置和方法。
【背景技术】
[0002]在数据获取领域，尤其是涉及到触发控制的数据采集与获取领域，如高能物理、核物理实验等，系统的运行受到外界某种特定控制信号(称为触发信号)影响和制约。一般，只有当数据获取系统探测到有效的触发信号到来时，才会将相关的采集数据存储下来，这一过程一般称为触发判选，通过触发判选的数据信息称为有效事例，未通过判选的则称为本底事例。好的触发判选系统要求尽可能的保留好事例、排除本底，同时要求判选的速度快、并且能够适应不断变化的实验条件和物理需求做到功能灵活可变。随着信号输入速率的提高，尤其是高能物理实验，所感兴趣的有效事例更加稀少，本底问题更严重，此时系统对触发判选的要求也逐渐提高，即要求触发判选的时间越来越短，而判选效率要求也越来越高，即使是在有效事例率极少的场合也不能丢失这些信息。
[0003]对于传统的核物理实验，一般采用符合电路来实现触发判选机制，从而减少本底来获取有效事例数据。由于高能物理实验通道数大、数据输入率高、有效事例稀少等特点，现代的触发判选系统一般采用多级触发结构，其第一级触发采用较简单触发条件做快速判选，从而能够有效地降低事例率，这一般采用硬件方式来实现；而后级的触发判选则一般采用软件算法实现，旨在进一步降低事例率，增加触发判选的细致程度，最终挑选出有效的物理事例。
[0004]无论哪种使用触发判选机制的物理实验、数据获取系统，其触发信号都是依据一定的触发判选算法获得的，如能量守恒、动量守恒、多重性等，这一过程都需要一定的时间才能完成，从而造成触发信号相对于实际的物理事例发生的时刻有一定的延迟，称为触发延迟(Latency)，如北京谱仪BESIII的触发延迟是6.4 μ S。因此，触发判选系统需要根据这一特性，对前端采集系统所收集到的数据进行回溯处理，从而寻找出实际的物理信号。因此，现代实验装置的电子学系统中都会设计一个流水线缓冲器(FIFO)来缓存采集到的数据。另一方面，触发延迟大小并非固定，而是存在一定的晃动(如BESIII为±200ns)，这就需要判选机制在回溯处理的同时，具备能够在一定时间范围进行有效信号的搜索，这一时间范围称为触发窗口(trigger window)，而这一搜索过程称为触发匹配(trigger match)。
[0005]图1是现有的触发匹配机制的原理示意图。如图1所示，输入物理击中信号按其产生的时间顺序被送入触发窗口内进行比较，处于触发窗口之前的被作为有效事例，而窗口之外的视为无效事例信号。触发窗口的大小用来适配触发晃动的大小，并消除因此而带来的对有效事例信号的误判。
[0006]图2是FPGA中实现触发匹配的原理图。如图2所示，为本专利所提触发匹配的一种新的实现方法，其中利用FPGA内部的基于内容寻址的CAM资源，通过对其中所缓存事例时间信息，结合触发窗口的大小和位置，综合判断存储在CAM中的击中事例是否有效。当识别出有效击中事例后，通过CAM输出的地址信息在RAM存储器中读取相应的有效击中事例信息，从而既完成触发匹配的功能，又具备快速和数据读出的能力。
[0007]通常情况下，各个物理实验采用的触发匹配方法不尽相同，各有各的实现机制，如BESIII的Muon探测器读出电子学，利用流水线缓冲器及扩展的寄存器组来解决触发延迟和晃动问题，从而实现触发匹配这一过程；而其TOF系统则利用HPTDC芯片所自带的触发匹配机制来实现这一过程。
[0008]很明显，这两种方法都具有局限性。首先，利用一定大小的流水线缓冲器结合多个寄存器组来解决触发晃动和匹配问题，并不具有普适性和独立性，其与触发算法的关联度过大，当需要更新触发算法时，将会直接导致该方法的实现结构都有可能发生变化；另一方面，其触发窗口并不能灵活地进行调整，比较适合于窗口固定的场合；第三，其无法胜任灵活的匹配过程，只允许有效触发信号存在于晃动窗口内，当存在多个有效信号而在晃动范围之外时，无法快速选择出所有有效事例。
[0009]由于采用了专用集成电路，对于利用HPTDC芯片所实现的触发匹配方法具有很多优点，然而其缺点也很明显，这主要表现在三方面，首先是该芯片的使用具有特定的场合，即高精度时间测量，除此之外其应用价值不大；第二是该芯片不像FPGA那样具有灵活的可重构性能，无法与整个数据获取、触发判选相融合，不具有普适性；第三，该芯片的使用具有一定的限制性，只能在特定授权下应用于特定的场合，可用性不强。
[0010]现代大型高能物理实验的趋势为事例率越来越高，电子学通道越来越多，数据量越来越大，这就要求硬件中实现的匹配机制速度要足够快，能实时迅速地完成数据匹配机制，且不丢失数据。要实现对于基于FPGA的触发匹配机制，难点在于如何能够在庞大的数据缓冲区快速找到符合触发条件的时间测量数据。最简单直接的方法就是将数据缓冲区的数据读出，然后进行匹配判选操作，符合条件的数据被存入下一级缓冲区中，不符合条件的数据则被丢弃。但是，这种方法需要将缓冲区中所有的数据都进行一次“读取-匹配选择-存储或丢弃”的操作，这期间对于无效数据的匹配操作无疑是浪费时间，减慢了匹配速度。特别是对于无效数据量较大的情况下，大部分时间都浪费在无用功上。所以，避免对无效数据的匹配操作能大大缩短匹配所需的时间，提高匹配速度。
【发明内容】
[0011](一)要解决的技术问题
[0012]本发明旨在解决现有的触发匹配方法所需的匹配时间长、匹配速度慢的问题。
[0013](二)技术方案
[0014]为解决上述技术问题，本发明提出一种基于内容寻址存储的触发匹配装置，用于从外部输入的数据信号中得到有效数据，该装置包括CAM模块和双端口 RAM模块，其中，所述CAM模块用于接收所述数据信号并存储与该数据信号匹配的匹配时间信息，并从所述数据信号中查找有效数据，并给出与该有效数据对应的匹配时间信息在该CAM模块中所对应的地址；所述双端口 RAM模块用于与所述CAM模块同步接收所述数据信号并并行存储与所述数据信号匹配的匹配时间信息，并根据所述CAM模块给出的所述地址，输出与位于双端口 RAM模块的同样地址的匹配时间数据对应的有效数据。
[0015]根据本发明的【具体实施方式】，所述CAM模块和双端口 RAM模块均包括存储单元，且二者所包括的存储单元的个数相同，数据在该所述存储单元中的地址也一致。
[0016]根据本发明的【具体实施方式】，CAM模块中存储所述匹配时间信息中粗计数值，所述双端口 RAM模块将所述匹配时间信息进行完整存储。
[0017]根据本发明的【具体实施方式】，还包括控制模块，所述控制模块用于控制所述CAM模块和RAM模块的操作。
[0018]根据本发明的【具体实施方式】，所述控制模块用于控制外部输入的数据信号写入所述CAM模块和双端口 RAM模块；接收触发信号的时间测量数据信息，根据触发窗宽的大小，计算得到需要查找的时间信息的范围，并将结定的关键字送入CAM模块进行查找，对CAM模块返回的地址进行译码，将其作为双端口 RAM模块的地址，读出相应地址中的有效数据。
[0019]根据本发明的【具体实施方式】，所述控制模块包括:数据存储控制模块，用于控制与所述数据信号匹配的所述匹配时间信息写入所述CAM模块和双端口 RAM模块；触发信号处理模块，用于获取所述触发信号的时间测量信息；触发匹配控制模块，用于计算得出触发窗的范围，将与触发窗的范围匹配的数据信号逐一送入所述CAM模块进行关键字查找。
[0020]根据本发明的【具体实施方式