并行数据同步方法及装置的制造方法
【技术领域】
[0001]本发明属于数据同步技术领域，特别涉及针对并行数据的同步方法及装置。
【背景技术】
[0002]帧同步装置的主要作用是提取高速数据流中每一帧的帧头位置，并将成帧的数据按照要求作适当处理送给后续模块作数据处理、数据存储等进一步处理。
[0003]实现帧同步的方法主要有两种:间隔式插入特殊码法和连贯式插入特殊码法。间隔式插入特殊码法是指将帧同步码按照一定的规律分散地插入到每一帧的数据信息中，每隔固定数量的信息码元就插入一位帧同步码元。帧同步码选择的主要原则是:一要求帧同步码组具有特定的规律，便于接收端识别；二要求帧同步码尽量与数据信息中的码字区分开。间隔式分散插入法的优点是，帧同步码在每一帧中不占用过多信息资源，提高了每一帧的传输效率，但缺点是由于帧同步码分散地插入信息数据流中，会导致帧同步捕获时间较长。不能够适用于对捕获时间有特殊要求的系统中。
[0004]连贯式插入特殊码法是最常用的帧同步处理方法，它的工作原理是在数据信息流中每一帧的帧头集中插入帧同步码，帧同步码选择原则是要求帧同步码尽量不与信息数据流中的数据相同，否则会导致把信息流中的数据当作帧头，从而出现误锁定的现象。
[0005]目前，大部分帧同步模块和装置的处理方法都是数据串行输入和串行处理，这种方法优点是占用资源少，缺点是处理速度慢，工作效率低，不能适用于高速数据流的帧同步数据处理。也有少部分方法是并行输入和处理，但是使用的并行输入和处理路数都相对固定，虽然能够提高一定的处理速度，但是资源占用率高，面向对象不够灵活，不能有效的平衡资源和速率的关系。
【发明内容】
[0006]针对上述至少一个缺点，并为了解决如下至少一个问题，本发明提供了一种并行数据的同步方法及装置，采用本发明可以对并行的数据进行同步，从而提高了数据同步时的效率。
[0007]为克服上述缺点或解决上述技术问题，本发明的技术方案如下:
[0008]一方面，本发明公开了一种数据同步方法，用于多路并行数据进行同步，对其中一路并行数据的同步，包括以下步骤:
[0009]按设定的截取长度对一路所述并行数据中进行截取，获得多个第一截取数据；
[0010]利用同步码对每个所述第一截取数据进行校验，获取对应于每个所述第一截取数据的第一校验值；
[0011]若所述第一校验值满足校验阈值，则输出对应与所述第一校验值的第一截取数据的序号，所述序号用于对数据进行同步。
[0012]进一步的，所述多路并行数据通过下述步骤获得:
[0013]根据设定的数据长度对输入的数据流进行截取，每次截取获得一个数据段；
[0014]将获得的多个所述数据段并行输出，多个所述并行数据段的数量由设定的并行路数确定。
[0015]进一步的，利用同步码对每个所述第一截取数据进行校验的步骤，包括:
[0016]按最小校验单元的长度对所述第一截取数据进行拆分获得最小截取数据，对所述同步码进行拆分获得最小同步码；
[0017]利用每个所述最小同步码对每个所述最小截取数据异或运算，并将所述异或运算结果相加获得针对每个所述第一截取数据的校验值。
[0018]另一方面，本发明公开了一种数据同步装置，包括:
[0019]数据截取模块，用于按设定的截取长度对并行数据中的一路进行截取，获得多个第一截取数据；
[0020]同步码校验模块，用于利用同步码对所述多个第一截取数据的每一个进行校验，获得对应于所述多个第一截取数据中每一个的第一校验值；
[0021]序号输出模块，若所述第一截取数据第一校验值满足校验阈值，则输出所述第一截取数据的序号，所述序号用于数据同步。
[0022]进一步的，还包括:所述同步码校验模块，按照最小校验单元的长度将所述第一截取数据拆分为最小截取数据，将所述同步码拆分为最小同步码。
[0023]进一步的，所述同步码校验模块利用每个所述最小同步码与每个所述最小截取数据进行异或运算，并将所述异或运算结果相加获得针对每个所述第一截取数据的校验值。
[0024]通过采用本发明所述技术方案可以对并行输出的数据进行同步处理，并且忽略了数据的具体格式。且通过分段对各数据段分别校验并进行判断，提高了同步的精度和速度。
【附图说明】
[0025]图1为本发明实施例数据同步方法流程图；
[0026]图2为串行数据流变换并行数据示意图；
[0027]图3为本发明实施例数据同步装置示意图。
【具体实施方式】
[0028]下面结合附图对本发明的【具体实施方式】进行进一步的详细描述。
[0029]本发明实施例的数据同步方法，可实现对数据流的同步处理，本实施例所述方法所应用的数据对象，并不现定于具体的数据格式，因此，可普遍适用于串行或并行行使的数据。在对串行数据流进行处理时，可先将串行的数据转换为并行的数据，而对并行数据的处理则可直接使用本实施所述方法。
[0030]图1为本发明实施例数据同步方法流程图。
[0031]图2为串行数据流变换并行数据示意图。
[0032]参考图1，在步骤101中，将串行输入的数据转化为并行数据，若直接输入的即为并行数据，则无需进行步骤101。在将串行数据转化为并行数据时，本实施例按照数据到来的时间的先后顺序对数据进行划分，在划分时，参考图2，根据预设的并行数据长度，对数据进行截取处理，每截取一个数据段可产生产生并行数据中的一路，当截取的数据段满足并行数据的并行路数要求时，可将该多个数据段同时并行输出，从而变产生了多路并行数据。虽然，该多路并行数据在形式上为并行传输的格式，但是，根据截取数据段的操作，可仍将该多路并行数据恢复为原始输入的串行数据形式。通过对上述并行数据的截取的描述，本领域技术人员可以知道，形成的多路并行数据在时间上是可以相互区分的，即在串行数据输入时，首先输入的数据部分将首先接受截取处理，从而形成最初的数据段，后续输入的数据部被一次截取，从而在时间上先后产生新的数据段。而并行的数据段，可以看做将串行数据从时间上进行压缩，而在空间上进行扩展所获得。
[0033]在步骤102中，用于对并行数据中每一路进行再次划分以从而将每一路并行数据均截取为多个第一截取数据。在输入并行数据后，由于每一路并行数据的数据长度，需要将并行数据做进一步划分，从而产生更小的数据单元，即截取后的第一截取数据以方便对数据的校验处理。针对一路并行数据，按照预设长度，对当前的一路并行数据进行再次截取。用于产生第一截取数据的预设长度小于每一路并行数据的长度，从而可将一路并行数据截取为多个第一截取数据，产生的第一截取数据将为对数据进行校验的最小数据单元，在截取时，以预设长度为第一截取数据的长度，按数据的比特位依次截取，即当以第i比特为起始为截取了预设长度并形成一个第一截取数据后，下一个第一截取数据以第i+Ι比特为起始位再次截取，从而可以每个比特均为起始位完成截取。特别的，在本发明实施例中，为保证数据的完整性和校验时的正确性，在对具有实现上先后顺序的多个并行数据中的每一个进行截取时，按照每一路并行数据中数据输入的实现上的先后顺序进行截取，每次截取产生固定长度的第一截取数据，即若在对第一个并行数据进行截取至最后一段数据时，若该段数据的长度不满足用于产生第一截取数据的预设长度，则利用在时间上位于第一个并行数据后的第二个并行数据的起始部分进行补齐，从而保证在对连续的多个并行数据进行截取时，将产生固定长度的第一截取数据。
[0034]对在步骤102中的获得多个第一截取数据后，在步骤103中，对获得的第一截取数据进行校验。在校验时，为保证校验过程中数据格式的一致性，需按照最小计算校验单元的长度对同步码和第一截取数据进行再次划分，对同步码划分后产生多个最小同步码，对第一截取数据划分后产生多个最小截取数据，进而利用划分后的各最小同步码和最小截取数据进行校验，在本实施例中，采用异或运算完成对每一个最小截取数据的校验，然后，本领域技术人员可以知道，对数据的的并不限于异或运算。在针对每一个第一截取数据划分后的各最小校验数据的校验完成后，将获得各异或运算的结果加和获得一个对应的第一校验值。从而完成步骤103的操作。
[0