延长混合存储器中数据保持时间的方法
【技术领域】
[0001]本发明涉及存储器领域，尤其涉及一种延长混合存储器中数据保持时间的方法。
【背景技术】
[0002]图1为现有技术中NAND混合存储器的结构示意图，以NAND闪存做存储介质混合而成的NAND混合存储器如图1所示，第一级为单层单元型NAND芯片(SLC)，第二级为双层单元型NAND芯片(MLC)，第三级为三层单元型NAND芯片(TLC)依次类推和最后一级3D-NAND型芯片，这几种类型的芯片由存储逻辑控制器控制对其进行读写操作以及执行一些特定算法，比如数据管理，磨损均衡等。图2为这几种类型的存储器优缺点比较图。
[0003]如图2所示，在NAND混合存储器中，这四种芯片按照芯片类型的顺序依次为SLC, MLC, TLC, 3D-NAND，读写速度越来越慢，擦写的次数也越来越少，数据保持的时间也越来越短，而容量则是越来越大，成本也越来越低，为了使这些不同类型的芯片构成的NAND混合存储器芯片的性能和寿命达到最优。在使用时通常把那些用户最频繁读或者写的数据保存在读写速度快且可擦写次数高的单层单元型NAND芯片中，相反把用户最不经常读或者写的数据保存在读写速度慢且可擦写次数低的后一级的芯片中。图3为另一种混合存储器由新型存储器芯片和NAND存储器芯片组成的结构示意图，如图3所示，其中新型存储器芯片可以是相变存储器(PCM)，磁性随机存储器(MRAM)，阻变式存储器(RRAM)，铁电存储器(FeRAM)等，最后一级的NAND存储器芯片可以是图1中的任意一种或者多种类型的NAND芯片。图3中每一级芯片都由存储逻辑控制器控制对其进行读写操作以及执行一些特定算法，比如数据管理，磨损均衡等。图4为各级存储芯片的优缺点示意图。
[0004]由图4可知，在新型混合存储器中按照新型存储器芯片，NAND存储器芯片的顺序读写速度越来越慢，擦写的次数也越来越少，数据保持的时间越来越短，成本也越来越低，为了使这些不同类型的芯片构成的NAND混合存储器芯片的性能和寿命达到最优。在使用时通常把那些用户最频繁读或者写的数据保存在读写速度快且可擦写次数高的新型存储器芯片中，相反把用户最不经常读或者写的数据保存在读写速度慢且可擦写次数低的后一级的芯片中。这样的混合存储器利用各自的优点比如读写速度快，容量大，擦写次数高，满足存储系统对大容量，高性能的要求。
[0005]为了保证数据存储的可靠性和系统稳定性，通常在芯片中增加一个错误检测和矫正模块(ECC)，该模块通过在原来的数据位上外加额外的校验位来实现错误检测和纠正，检测和矫正模块功能能够容许错误，并可以将错误更正，使系统得以持续正常的操作，不会因为错误而中断。当系统从NAND混合存储器中的MLC，TLC，3D-NAND或新型混合存储器中的NAND存储器芯片的存储阵列读出数据时，如果数据出错的位数已经超过检测和矫正模块所能矫正的最大位数，那么系统可能会因为这个错误数据导致崩溃，致使用户丢失一些重要的数据。在NAND混合存储器中，从SLC，到MLC，TLC以及3D NAND，数据保持时间会越来越差，因此数据出现错误的几率也就越大，而整个混合存储器保持时间是由最差的存储器所限制，因此如何解决混合存储器保持时间是一个需要解决的问题。
【发明内容】
[0006]针对现有技术中混合存储器所存在的问题，本发明提供了一种延长混合存储器中数据保持时间的方法，使得数据保持的时间延长。
[0007]本发明采用如下技术方案:
[0008]—种延长混合存储器中数据保持时间的方法，所述方法包括:
[0009]设定预警值，在所述混合存储器的下级存储器中读出数据的错误位数达到预警值时，将所述数据或所述数据所在的整个页数据或所述数据所在的整个块数据转存至上级存储器中；其中
[0010]所述上级存储器比所述下级存储器的数据保持时间长。
[0011]优选的，所述上级存储器包括:单层单元型NAND芯片或双层单元型NAND芯片或三层单元型NAND芯片。
[0012]优选的，所述下级存储器包括:3D-NAND芯片或双层单元型NAND芯片或三层单元型NAND芯片。
[0013]优选的，所述上级存储器包括:相变存储器或磁性随机存储器或阻变式存储器或铁电存储器。
[0014]优选的，所述下级存储器包括:NAND存储芯片。
[0015]优选的，所述预警值小于或等于能够矫正的最大位数。
[0016]优选的，所述方法具体包括:
[0017]上级系统读取所述下级存储器中的所述数据时，所述下级存储器中的检测和矫正模块检测读出数据的错误位数是否达到预警值时，若是，由存储逻辑控制器将所述数据或所述数据所在的整个页数据或所述数据所在的整个块数据转存至所述上级存储器。
[0018]优选的，所述方法具体包括:
[0019]当所述混合存储器空闲时或在预设时间时，所述存储逻辑控制器主动读取所述下级存储器中的经过检测和矫正模块检测读出的所述数据并判断读出的所述数据的错误位数是否达到预警值时，若是，由所述存储逻辑控制器将所述数据或所述数据所在的整个页数据或所述数据所在的整个块数据转存至所述上级存储器。
[0020]本发明的有益效果是:
[0021]为了提高NAND混合存储器或新型混合存储器因其数据保持时间不足导致的使用寿命短的问题，本发明提出一种延长混合存储器中数据保持时间的方法。通过把将要达到检测和矫正模块所能矫正的最大位数的数据，存放到NAND混合存储器中数据保持时间最长的SLC或新型混合存储器中数据保持时间最长的新型存储器中。从而达到延长混合存储器中数据保持的时间，进而达到延长混合存储器的使用寿命的目的。
【附图说明】
[0022]图1为现有技术中具有多层芯片的混合存储器结构示意图；
[0023]图2为现有技术中多层芯片的优缺点对比图；
[0024]图3为现有技术中新型存储器与NAND存储器芯片的结构示意图；
[0025]图4为现有技术中新型存储器与NAND存储器芯片的优缺点对比图；
[0026]图5为本发明混合固态存储器实施例一的结构不意图；
[0027]图6为本发明具有多层芯片的混合存储器实施例二的结构示意图；
[0028]图7为本发明新型存储芯片与NAND存储器芯片实施例三的结构示意图。
【具体实施方式】
:
[0029]需要说明的是，在不冲突的情况下，下述技术方案，技术特征之间可以相互组合。
[0030]下面结合附图对本发明的【具体实施方式】作进一步的说明:
[0031]实施例一
[0032]图5为本发明混合固态存储器实施例一的结构示意图，如图5所示，本实施例现提出了一种延长混合存储器中数据保持时间的方法，例如该混合固态存储器中有N级不同类型的存储芯片，从第0级到第N-1级，存储器芯片的数据保持时间是逐渐下降的，且也就是说第一级的数据保持时间最长，第N-1级的数据保持时间最差。所述不同类型的存储芯片可以是NAND型闪存芯片，比如单层单元型NAND芯片(SLC)，双层单元型NAND芯片(MLC)，三层单元型NAND芯片(TLC)，或者3D-NAND型芯片等，也可以是新型存储器芯片，例如相变存储器(PCM)，磁性随机存储器(MRAM)，阻变式存储器(RRAM)，铁电存储器(FeRAM)等。
[0033]基于图5所示的混合存储器结构，系统每次从混合存储器某一级存储芯片的存储阵列中读出X位的数据经过检测和矫正模块，检测是否有数据出错，如果有数据出错，检测和矫正模块立即矫正出错的数据。假设检测和矫正模块最高检测位数为N，并能够修正其中的Y位，显