基于Soc的可重构/双冗余VPX3U信号处理载板的制作方法
【技术领域】
[0001] 本发明属于数字信号处理技术领域，更为具体地讲，涉及一种基于Soc的可重构/ 双冗余VPX3U信号处理载板。
【背景技术】
[0002] 以FPGA为核心的信号处理载板，作为数字前端高速信号处理模块，广泛应用于机 载/舰载信息载荷系统、测控/通信/导航设备、信号测试分析仪器等领域。传统的FPGA 信号处理载板，通常只针对单一功能设计，只注重单一性能的提升，无法根据实际需求动态 配置电路功能，灵活性、通用性和可扩展性能较差。
[0003] VPX是由VITA组织制定的用以满足恶劣环境下高可靠性、高宽带要求的下一代高 级嵌入式平台总线标准，具有传输带宽高、传输可靠度高、互联结构灵活可配置等特点，越 来越多的被应用在如航空航天等特殊工作条件下的嵌入式信号处理系统中。VPX总线中定 义了SRI0(Serial RapidIO)、PCIe(PCI Express)、10Gb Ethernet等三种高速串行总线，满 足不同应用的高速数据通信要求。但是，目前多数基于VPX总线的信号处理载板相同功能 的对外高速数据总线都只设置了一组，没有考虑高速数据总线冗余备份的问题，导致其在 极端恶劣环境条件下工作可靠性难以保证。
[0004] 未来嵌入式实时信号处理平台的发展方向，不仅要求具备高性能、高灵活、高可靠 性、可扩展的特征，同时对信号处理平台有严格的体积、重量和功耗限制。因此，以FPGA为 核心的信号处理载板正逐步向一体化柔性可重构架构演进，其综合方式由"功能综合"逐步 向"结构综合"发展。要求能够根据不同的任务需求，在线配置软/硬件命令和参数，实现 多种信号处理功能的动态切换。同时，还应该具备高可靠性、大数据量、多速率的数据传输 处理能力，确保数据通信的安全性、及时性和可靠性。
【发明内容】
[0005]本发明的目的在于克服现有技术的不足，提供一种基于Soc的可重构/双冗余VPX3U信号处理载板，在"FMC+FPGA+Soc+VPX"的系统架构下，实现载板逻辑功能在线重构 和VPX高速数据总线接口双冗余，有效提升载板的灵活性、通用性和可靠性。
[0006] 为实现上述发明目的，本发明一种基于Soc的可重构/双冗余VPX3U信号处理载 板，其特征在于，包括：
[0007] -VPX连接器，包括通用平面接口、数据平面接口、控制平面接口、扩展平面接口 和用户自定义接口；
[0008] 其中，数据平面接口提供2组SRI0x4高速数据总线接口和2组PCIexl高速数据总 线接口；控制平面接口提供2组lGExl高速数据总线接口；拓展平面接口提供2组SRI0x4 或2组PCIex4高速数据总线接口；通用平面接口为载板提供输入电源、参考时钟和复位信 号；用户自定义接口提供24对差分信号线接口及8个单端信号线接口；
[0009] -PHY芯片，输入端与VPX控制平面中的2组lGExl高速数据总线接口相连，输出 端与Soc控制器相连；PHY芯片接收主控交换板通过lGExl高速数据总线接口输入的控制 命令或配置文件，并将接收到的命令或文件转换为RGMII形式，输出至Soc控制器中；
[0010] 一Soc控制器，基于"ARM核+FPGA"结构，即在单个芯片上集成了ARM处理器子系 统和可编程逻辑单元；Soc控制器PS端与PHY芯片、第一DDR3存储器相连，PL端与可重构 FPGA的配置接口相连；
[0011] 所述Soc控制器作为FPGA重构控制器，在VPX控制平面lGExl信号作用下，Soc控 制器从PHY芯片输出端接收文件或数据，并存储在第一DDR3中进行缓存，接收完毕后，将文 件或数据从第一DDR3中读出，根据不同任务需求，在线动态配置FPGA的逻辑功能和参数， 通过对FPGA内部逻辑资源的时分复用，实现多种信号处理功能的动态切换；
[0012] 所述Soc控制器也作为板级管理器，对信号处理载板实施电源模块管理、时钟模 块管理和工作状态监测；
[0013] -可重构FPGA芯片，分别与FMC连接器、Soc控制器、第二DDR3大容量数据存储 器相连，并与VPX数据平面接口中的2组SRI0x4和2组PCIexl高速数据总线接口、扩展平 面接口中的2组SRI0x4或PCIeX4高速数据总线接口、以及用户自定义接口相连；
[0014] 所述可重构FPGA芯片是信号处理载板的核心运算处理器件，根据Soc控制器加载 的程序对经FMC连接器输入的外部信号进行高速实时信号处理，处理后的结果存储在第二 DDR3存储器中，或者通过VPX连接器中提供的双冗余高速数据总线与系统内主控交换板和 相邻槽位板卡进行交互，还可以通过VPX用户自定义接口与系统外设备进行交互；
[0015] -FMC连接器，采用高引脚数（HPC)标准，可搭载不同功能的FMC子卡，实现不同 种类外部信号的采集和接收；采用LA/HA/HB数据线和DPxlO高速数据线与FPGA芯片互 联，实现FMC子卡与载板之间的数据传输。
[0016] 本发明的发明目的是这样实现的：
[0017] 本发明基于Soc的可重构/双冗余VPX3U信号处理载板，板载Soc控制器在VPX 控制平面lGExl信号作用下，对高性能可重构FPGA进行控制命令动态加载和逻辑功能在线 重构，并完成板级电源、时钟管理和状态监测；可重构FPGA芯片通过标准FMC接口与前端接 收信号进行交互，根据加载程序实现多功能实时数字信号处理。同时，在VPX连接器中设计 双冗余数据总线接口，信号处理载板可以通过VPX双冗余数据总线接口与主控交换板、相 邻板卡等系统内其他板卡进行数据交互。
[0018] 同时，本发明基于Soc的可重构/双冗余VPX3U信号处理载板还具有以下有益效 果：
[0019] (1)、信号处理载板可在系统内主控交换板和Soc控制器的管理下实现控制命令 动态加载和逻辑功能在线重构。Soc控制器在VPX控制平面lGExl信号作用下，根据不同任 务需求，在线动态配置FPGA的逻辑功能和参数，通过对FPGA内部逻辑资源的时分复用，实 现多种信号处理功能的动态切换，在优化系统性能的同时，有效提升了载板的灵活性和通 用性。
[0020] (2)、根据VPX协议，在VPX连接器中设计并采用了双冗余数据总线接口，实现了 数据传输总线的热备份，即：在VPX接口数据平面、控制平面和拓展平面中，相同功能的高 速数据总线均设置两组；信号处理载板受到系统内主控交换板和Soc控制器的实时监测： 当载板正常运行时，相同功能的两组高速数据总线同时工作，均衡负载，有效增加数据吞吐 量；当其中一组高速数据总线发生故障时，迅速对信号处理载板实施有针对性的在线重构， 由另一组相同功能的高速数据总线接管并独立完成数据传输任务，确保载板正常工作，极 大的提升了载板的可靠性和安全性。
【附图说明】
[0021] 图1是本发明基于Soc的可重构/双冗余VPX3U信号处理载板原理框图；
[0022] 图2是VPX连接器的接口示意图；
[0023] 图3是Zynq Soc芯片内部结构图；
[0024] 图4是FPGA控制命令动态加载或逻辑功能在线重构原理框图。
【具体实施方式】
[0025] 下面结合附图对本发明的【具体实施方式】进行描述，以便本领域的技术人员更好地 理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许 会淡化本发明的主要内容时，这些描述在这里将被忽略。
[0026] 实施例
[0027] 为了方便描述，先对【具体实施方式】中出现的相关专业术语进行说明：
[0028] FPGA (Field Programmable Gate Array):现场可编程门阵列；
[0029] SRI0(Serial RapidIO):-种高速串行总线；
[0030] PCIe (Peripheral Component Interconnect Express):外围设备互联总线；
[0031] 1GE (1Gb Ethernet):千兆以太网；
[0032] Soc (System On Chip):片上系统；
[0033] PHY (Physical Layer):物理层；
[0034] ARM (Advanced RISC Machine):进阶精简指令处理器；
[0035] MAC (Media Access Control):介质访问控制层；
[0036] PS (Processing System):处理器子系统；
[0037] PL (Programmable Logic):可编程逻辑；
[0038] AXI (Advanced Extensible Interface) :ARM公司提出的一种片内总线；
[0039] MI0(Multiuse Input/Output):多功能复用输入/输出；
[0040] FMC (FPGA Mezzanine Card) :FPGA夹层卡；
[0041 ] HPC(High Pin Count Connector):高引脚数连接器；
[0042] DDR3SDRAM (Double Data Rate 3Synchronous Dynamic Random Access Memory)： 第三代双倍速率同步状态随机存储器；
[0043] SerDes (Serializer-Deserializer):串行解串器；
[0044] SGMII (Serial Gigabit Media Independent Interface):串行吉比特媒质独立接 P ;
[0045] RGMII (Reduced Gigabit Media Independent Interface):精简吉比特媒质独立 接口；
[0046] GPI0(General Purpose Input/Output):通用输入 / 输出；
[0047] I2C(Inter - Integrated Circuit)：一种两线式串行总线；
[0048] 图1是本发明基于Soc的可重构/双冗余VPX3U信号处理载板原理框图。
[0049] 在本实施例中，如图1所示，本发明一种基于Soc的可重构/双冗余VPX3U信号处 理载板，包括：VPX连接器、PHY芯片、Soc控制器、可重构FPGA芯片和FMC连接器；
[0050] 其中，如图2所示，VPX连接器包括通用平面接口、数据平面接口、控制平面接口、 扩展平面接口和用户自定义接口；在本实施例中，VPX连接器接口定义兼容VPX标准接口定 义中的SLT3-PAY-2F1F2U-14. 2. 1，SLT3-PAY-2F2U-14. 2. 3 及SLT3-PAY-2F4F2U-14. 2. 11 标 准。
[0051] 在本实施例中，如图2所示，VPX连接器的通用平面为载板提供3. 3V、5V、12V输入 电源，以及