具有上拉升压器和下拉升压器的差分驱动器的制造方法
【专利说明】具有上拉升压器和下拉升压器的差分驱动器
[0001] 相关申请的交叉引用
[0002] 本申请要求2014年9月23日提交的、题目为"低压差分驱动器的输出摆幅增压电 路（An Output Swing Boosting Circuit Of Low Voltage Differential Drivers)"的美 国临时专利申请号62/054, 196的优先权，在此通过引用将全文结合至本文。
【背景技术】
[0003] 驱动器电路被用于发送电信号。对于高频传输，驱动器可W包括预加重和去加重 用于对高频通道损失进行补偿。预加重/去加重（emphasis)意味着传输位的输出信号幅 值被扩大到大于非传输信号位的输出信号幅值。也就是说，在输入信号转变期间电压幅值 的绝对值高于在输入信号转变之间的稳态区域中的电压幅值的绝对值。电压模式驱动器与 电流模式驱动器一样都是可用的。两种类型的驱动器都具有其优点和缺点，并且每种驱动 器都最佳用于某些应用。
【发明内容】
[0004] 在一个实施例中，驱动器包括被禪合至电源电压并且在正输出节点与负输出节点 处被禪合至多对主晶体管的第一电阻器和第二电阻器。该第一对主晶体管和第二对主晶 体管在该正输出节点与负输出节点上提供加重和去加重。该驱动器还包括延时反相器、上 拉升压器和下拉升压器。该延时反相器延迟和反相一对差分输入信号中的每个差分输入信 号，从而提供经延时和反相的差分信号。该上拉升压器提供旁路电流路径，该旁路电流路径 对该第一电阻器和第二电阻器进行旁路但是包括该第一对主晶体管和第二对主晶体管中 的至少一些。该下拉升压器提供从该电源电压穿过该第一电阻器或第二电阻器到地的附加 电流路径。 阳〇化]在另一个实施例中，差分驱动器包括第一电阻器，该第一电阻器被禪合至电源电 压并且在正输出节点处被禪合至第一对主晶体管。第二电阻器将被禪合至电源电压并且在 负输出节点处被禪合至第二对主晶体管。该第一对主晶体管和第二对主晶体管被配置为在 该正输出节点与负输出节点上提供加重和去加重。上拉升压器被禪合至该第一电阻器和该 第二电阻器，并且被配置为仅在差分输入信号的转变期间提供旁路电流路径，该旁路电流 路径对该第一电阻器和该第二电阻器进行旁路但是包括该第一对主晶体管和该第二对主 晶体管中的至少一些。
[0006] 在又一个实施例中，差分驱动器包括第一电阻器，该第一电阻器有待被禪合至电 源电压并且在正输出节点处被禪合至第一对主晶体管。第二电阻器将被禪合至电源电压并 且在负输出节点处被禪合至第二对主晶体管。该第一对主晶体管和第二对主晶体管被配置 为在该正输出节点与负输出节点上提供加重和去加重。延时反相器被配置为延迟和反相一 对差分输入信号中的每个差分输入信号，从而提供经延时和反相的差分信号。下拉升压器 被禪合至该正输出节点和该负输出节点，并且被配置为仅在差分输入信号的转变期间提供 从该电源电压穿过该第一电阻器或第二电阻器到地的附加电流路径，该附加电流路径是除 了从该电源电压穿过该第一电阻器或第二电阻器和该第一对主晶体管与该第二对主晶体 管的至少一些的电流路径之外的电流路径。
【附图说明】
[0007] 为了详细描述各种实例，现在将参考附图，其中：
[0008] 图1示出了根据各种实例的差分驱动器，包括用于较好加重和去加重的上拉升压 器和下拉升压器； 阳009] 图2示出了根据各种实例的时序图；
[0010] 图3示出了另一个时序图，该时序图示出了由于该上拉升压器和下拉升压器而导 致的增强的预加重和去加重；
[0011] 图4示出了根据各种实例的图1的差分驱动器，该差分驱动器具有该上拉升压器 和下拉升压器的附加细节；
[0012] 图5示出了根据各种实例的时序图；
[0013] 图6示出了用于该下拉升压器中的模拟反相器的实施方式；化及
[0014] 图7示出了根据各种实例的方法流程图。
【具体实施方式】
[0015] 贯穿W下描述和权利要求而使用的某些术语指代具体的系统部件。如本领域技术 人员将会意识到的，不同的公司可能W不同名称指代同一部件。本文档并不意于在名称上 区分部件，而是在功能上进行区分。在W下讨论和权利要求中，W开放式的方式使用术语 "包括"和"包含"，并且因此应当被解释成表示"包括但不限于......"。同样，术语"禪合" 意为表示间接或直接的有线或无线连接。因此，如果第一器件被禪合至第二器件，则连接可 能是通过直接连接或通过经由其他器件和连接的间接连接。
[0016] 一些传输应用必须由相对低的电源电压（例如在1. 2V或低于1. 2V)来运行。运 类低电源电压使电压模式驱动器难W有效地运行。相反，对于低电压应用，电流模式驱动器 可W是优选的。大的输出电压摆幅有益于改善在接收器端处的信号质量。因此，对于电流 模式驱动器，可能希望具有大的拖尾电流W改善输出电压摆幅。对于电流模式驱动器，重要 的是，针对所有时序点保证恒定的拖尾电流。拖尾电流的精确度由例如拖尾电流其本身的 输出阻抗、拖尾电流的饱和裕度和拖尾电流在信号转变时刻期间由于在拖尾电流源的漏极 节点处的寄生电容的充电和放电而导致的行为的运类因素影响。由于运些限制，输出电压 摆幅通常比拖尾电流的理论值乘W输出负载电阻更小，尤其是在信号转变周期期间。在低 功率中增加输出摆幅，高速驱动器是成问题的。
[0017] 所公开的实施例通过在差分电流模式驱动器中采用上拉升压器电路和下拉升压 器电路（在运里表述为术语"上拉升压器"和"下拉升压器"）来解决运个问题。该差分驱 动器被配置为接收一对差分输入信号。输出电压由流经一对电阻器并且流经一组主晶体管 的电流的目标量来产生。每个电阻器都被连接至电源电压。每个电阻器的相对端子都代表 输出电压节点。该上拉升压器仅在差分输入信号的转变周期期间有效。当该上拉升压器有 效时，其提供旁路电流路径，该旁路电流路径对该第一电阻器和第二电阻器进行旁路但是 包括该第一对主晶体管和第二对主晶体管中的至少一些。因为该电流对运些电阻器进行旁 路，所w相比没有该上拉升压器的情况，运些电阻器两端产生了较小的压降并且因此在转 变期间输出电压更高。
[0018] 该下拉升压器还仅在差分输入信号的转变周期期间有效。该下拉升压器经配置为 交互地提供从该电源电压穿过电阻器到地的附加电流路径。该附加电流路径是除了从该电 源电压穿过每个电阻器和运些主晶体管的至少一些的电流路径之外的电流路径。因为附加 电流被致使为流经运些电阻器，导致该附加电流流经的电阻器两端产生的压降升高。因此， 与那个电阻器相关联的输出电压甚至低于在转变周期期间不存在该下拉升压器时应有的 输出电压。
[0019] 在一些实施例中，上拉升压器150和下拉升压器180都存在。在另外的实施例中， 上拉升压器150可W存在而下拉升压器180不存在。在又另外的实施例中，下拉升压器180 可W存在而上拉升压器150不存在。
[0020] 图1示出了差分电流模式驱动器100的一个实例。如图所示，驱动器100包括多 个主晶体管MIN_1、MIN_2、MIN_3和MIN_4,运些主晶体管可W实现为N-沟道金属氧化 物半导体场效应晶体管（M0SFET)。术语"主"不指定任何具体功能或重要性，而仅旨于将那 些晶体管与下面关于上拉和下拉升压器讨论的晶体管更好地区分开来。驱动器100还包括 电阻器RTN和RPN W及反相/延时电路110。电阻器RTN禪合在电源电压（VCC)与MIN_3 和MIN_4晶体管的漏极端子之间。相似地，电阻器RTP禪合在VCC与MIN_1和MIN_2晶 体管的漏极端子之间。MIN_2和MIN_3的源极端子被连接在一起并且被连接到共同的去 加重电流源I_DE。MIN_1和MIN_4的源极端子也被连接在一起并且被连接到共同的主电 流源I_MAIN。当不同的主晶体管导通时，I_DE和I_MA