未命中信号N0MISS，以通知对应的加载执行单元EUL 422.L在微指令寄存器710的微指令的执行期间排除无未命中信号NOMISS的设置。
[0085]本发明上述的组件用以执行如同本发明中所谈论的功能和操作。本发明所述的组件包括逻辑门、电路、装置或微程序代码(即微指令或客户指令(native instruct1n))，或逻辑门、电路、装置或微程序代码的组合，或用以执行如同本发明中所谈论的功能和操作的等效的组件。用以完成这些操作和功能的组件，会和在多内核处理器中用以执行其它功能和/或操作的其它电路或微程序代码等所共享。
[0086]本发明的各部分和相应的详细描述利用软件，或对计算机内存内的数据位的操作的算法和符号表示予以呈现。这些描述和表示是本领域技术人员借助其向本领域其它普通技术人员有效地传达其工作的实质的描述和表示。如在此所使用的算法(如其通常被使用的那样)被设想为是导致希望结果的前后一致的步骤序列。这些步骤是物理量的所需的物理操作。虽然未必需要，这些量通常采用能够被存储、传递、组合、比较以及另外被操作的光、电，或磁的信号的形式。为了一般使用的原因，将这些信号视为位、数值、元素、符号、字符、术语、数等是便利的。
[0087]应该牢记的是，上述所有或者类似的术语与适当的物理量相关，并且其仅仅用于方便标记所应用到的这些量。除非特别声明，或者是从讨论中可知，诸如“处理”，“计算”，“计划”，“确定”，“显示”或类似术语是指计算机系统、微处理器、中央处理单元、或类似的电子计算装置的动作或者处理，其将在计算机系统的寄存器和存储器内的表示物理、电子量的数据操纵和转换为相似地表示在计算机系统存储器或者寄存器，或者其它该种信息存储器、传输或者显示设备内的物理量的其它数据。
[0088]还要注意的是，在本发明的软件实现方面，其被典型地编码在某种形式的程序存储介质上，或者被实施在几种类型的传输介质上。程序存储介质可以是电子的(例如，只读存储器、快存只读存储器、电可编程只读存储器)、磁随机存取存储器(例如，软盘或硬盘驱动器)、或光学器(例如，光盘只读存储器、或CD-R0M)，并且其可以是只读的或者是随机存取的。同样，传输介质可以是金属迹线、双绞线、同轴线缆、光纤、或本领域已知的一些其它合适的传输介质。本发明并不限于由任何给定的实施方式的这些方面。
[0089]上述的具体公开的实施例仅仅是说明性的，对于本领域技术人员将会理解的是，可以使用所公开的概念和特定的实施例来作为基础而设计或者修改出用于执行与本发明相同的目的的其它结构，并且可以在不脱离由所附的权利要求书所阐述的本发明的范围的情况下，对本发明进行各种修改、替代、以及替换。
【主权项】
1.一种用以改善在一乱序处理器重新执行加载的装置，其特征在于，所述装置包括: 第一保留站，用以派送第一加载微指令，以及若所述第一加载微指令是指向多个非内核资源的其中一个的多个规定的加载微指令的其中一个，用以在保留总线进行检测和指示； 第二保留站，耦接至所述保留总线，在所述第一加载微指令派送后的第一数量的时钟周期之后，用以派送和所述第一加载微指令相依的一或多个新的微指令以进行执行，以及若在所述保留总线上指示所述第一加载微指令是所述多个规定的加载微指令的其中一个，所述第二保留站用以缓存所述一或多个新的微指令的派送，直到所述第一加载微指令取得操作数； 执行单元，耦接至所述第一保留站，用以接收和执行所述第一加载微指令；以及 所述多个非内核资源，包括: 随机存取存储器，经由联合测试工作群组接口，通过对应所述乱序处理器的所述多个规定的加载微指令被程序化，其中当初始化时，所述乱序处理器存取所述随机存取存储器以决定所述多个规定的加载微指令。2.根据权利要求1所述的装置，其特征在于，所述乱序处理器包括多内核处理器，以及其中在所述多内核处理器的每一内核包括所述第一保留站和所述第二保留站。3.根据权利要求2所述的装置，其特征在于，所述多个非内核资源的其中一个包括所述随机存取存储器，以及其中所述随机存取存储器和所述每一内核被安置在相同的芯片上，但配置在所述每一内核之外。4.根据权利要求2所述的装置，其特征在于，所述多个非内核资源的其中一个未和所述多内核处理器被安置在相同的芯片上，以及其中所述多个非内核资源的其中一个经由和所述每一内核一样被安置在相同的芯片上的总线被存取，但配置在所述每一内核之外。5.根据权利要求1所述的装置，其特征在于，还包括: 若无接收到微指令以进行执行时，所述执行单元用以进入节能状态。6.根据权利要求5所述的装置，其特征在于，若所述第一加载微指令非所述规定的加载微指令，当超过成功执行所需的所述第一数量的时钟周期，所述执行单元在对应非命中的总线上指示所述第一加载微指令未成功执行，且启动所述一或多个新的微指令的重新执行。7.根据权利要求6所述的装置，其特征在于，若所述第一加载微指令是所述规定的加载微指令，当超过成功执行所需的所述第一数量的时钟周期，所述执行单元不会指示所述第一加载微指令未成功执行，且预防所述一或多个新的微指令的重新执行。8.一种用以改善重新执行加载的装置，其特征在于，所述装置包括: 多内核处理器，包括多个内核，其中每一所述多个内核包括: 第一保留站，用以派送第一加载微指令，以及若所述第一加载微指令是指向多个非内核资源的其中一个的多个规定的加载微指令的其中一个，用以在保留总线进行检测和指示； 第二保留站，耦接至所述保留总线，且在所述第一加载微指令派送后的第一数量的时钟周期之后，用以派送和所述第一加载微指令相依的一或多个新的微指令以进行执行，以及若在所述保留总线上指示所述第一加载微指令是所述多个规定的加载微指令的其中一个，所述第二保留站用以缓存所述一或多个新的微指令的派送，直到所述第一加载微指令取得所述操作数； 执行单元，耦接至所述第一保留站，用以接收和执行所述第一加载微指令；以及 所述多个非内核资源，包括: 随机存取存储器，经由联合测试工作群组接口，通过对应所述乱序处理器的所述多个规定的加载微指令被程序化，其中当初始化时，所述乱序处理器存取所述随机存取存储器以决定所述多个规定的加载微指令。9.根据权利要求8所述的装置，其特征在于，所述多内核处理器包括x86-兼容性多内核处理器。10.根据权利要求8所述的装置，其特征在于，所述多个规定的资源的其中一个包括所述随机存取存储器，以及其中所述随机存取存储器和所述每一内核被安置在相同的芯片上，但配置在所述每一内核之外。11.根据权利要求8所述的装置，其特征在于，所述多个非内核资源的其中一个未和所述多内核处理器被安置在相同的芯片上，以及其中所述多个非内核资源的其中一个经由和所述每一内核被安置在相同的芯片上的总线被存取，但配置在所述每一内核之外。12.根据权利要求8所述的装置，其特征在于，每一所述多个内核还包括: 若无接收到微指令以进行执行时，所述执行单元用以进入节能状态。13.根据权利要求12所述的装置，其特征在于，若所述第一加载微指令非所述规定的加载微指令，当超过成功执行所需的所述第一数量的时钟周期，所述执行单元在对应非命中的总线上指示所述第一加载微指令未成功执行，且启动所述一或多个新的微指令的重新执行。14.根据权利要求13所述的装置，其特征在于，若所述第一加载微指令是所述规定的加载微指令，当超过成功执行所需的所述第一数量的时钟周期，所述执行单元不会指示所述第一加载微指令未成功执行，且预防所述一或多个新的微指令的重新执行。15.—种用以改善在一乱序处理器重新执行加载的方法，其特征在于，所述方法包括: 配置多个非内核资源，所述多个非内核资源包括随机存取存储器，经由联合测试工作群组接口，通过对应所述乱序处理器的所述多个规定的加载微指令被程序化;当初始化时，存取所述随机存取存储器以决定所述多个规定的加载微指令； 经由第一保留站派送第一加载微指令，以及若所述第一加载微指令是指向多个非内核资源的其中一个的多个规定的加载微指令的其中一个，用以在保留总线进行检测和指示；以及 经由耦接至所述保留总线的第二保留站，在所述第一加载微指令派送后的第一数量的时钟周期之后，派送和所述第一加载微指令相依的一或多个新的微指令以进行执行，以及若在所述保留总线上指示所述第一加载微指令是所述多个规定的加载微指令的其中一个，所述第二保留站缓存所述一或多个新的微指令的派送，直到所述第一加载微指令取得所述操作数;以及 经由耦接至所述第一保留站的执行单元，接收和执行所述第一加载微指令。16.根据权利要求15所述的方法，其特征在于，所述乱序处理器包括多内核处理器，以及其中在所述多内核处理器的每一内核包括所述第一保留站和所述第二保留站。17.根据权利要求16所述的方法，其特征在于，所述多个规定的资源的其中一个包括所述随机存取存储器，以及其中所述随机存取存储器和所述每一内核被安置在相同的芯片上，但配置在所述每一内核之外。18.根据权利要求16所述的方法，其特征在于，所述多个非内核资源的其中一个未和所述多内核处理器被安置在相同的芯片上，以及其中所述多个非内核资源的其中一个经由和所述每一内核被安置在相同的芯片上的总线被存取，但配置在所述每一内核之外。19.根据权利要求15所述的方法，其特征在于，还包括: 若无接收到微指令以进行执行时，所述执行单元进入节能状态。20.根据权利要求19所述的方法，其特征在于，若所述第一加载微指令非所述规定的加载微指令，当超过成功执行所需的所述第一数量的时钟周期，在对应非命中的总线上指示，所述第一加载微指令未成功执行，且启动所述一或多个新的微指令的重新执行。21.根据权利要求20所述的方法，其特征在于，若所述第一加载微指令是所述规定的加载微指令，当超过成功执行所需的所述第一数量的时钟周期，不会指示所述第一加载微指令未成功执行，且预防所述一或多个新的微指令的重新执行。
【专利摘要】用以改善在处理器中重新执行加载的装置与方法。一装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，且若第一加载微指令是指向多个非内核资源的其中一个的多个规定的加载微指令的其中一个，在保留总线进行检测和指示。第二保留站耦接至保留总线，且在第一数量的时钟周期后，派送和第一加载微指令相依的新微指令，且若第一加载微指令是规定的加载微指令，第二保留站缓存新微指令，直到第一加载微指令取得操作数。非内核资源包括经由联合测试工作群组接口，通过规定的加载微指令被程序化的随机存取存储器，当初始化时，乱序处理器存取随机存取存储器以决定规定的加载微指令。
【IPC分类】G06F9/38
【公开号】CN105468336
【申请号】CN201510929810
【发明人】吉拉德.M.卡尔, 柯林.艾迪, G.葛兰.亨利
【申请人】上海兆芯集成电路有限公司
【公开日】2016年4月6日
【申请日】2015年12月14日
【公告号】CN105528193A, WO2016097791A1