一种基于余数系统的数字频率合成器及rom压缩方法
【技术领域】
[0001] 本发明涉及频率合成技术，特别涉及一种基于余数系统的数字频率合成器及ROM 压缩方法。
【背景技术】
[0002] 直接数字频率合成器(DDS)具有较宽的相对带宽、快速频率捷变、高频率分辨率、 输出相位连续、可输出宽带正交信号、可编程和全数字化便于集成等优越性能。然而DDS极 小的频率分辨率要求较大的频率控制字位宽以及与之对应的ROM(Read On 1 y Memory)深 度，在实际实现中仅取相位累加器的高位输出作为查找表寻址信号，这导致了 DDS的相位截 短误差，也是DDS杂散的主要来源。其次，ROM有限的位宽导致了DDS输出波形的幅度量化误 差。除此之外，DAC(Digital to Analog Converter)转换误差也会进一步恶化DDS的性能。 针对ROM硬件消耗过大的问题，Chren提出了两种基于余数系统的直接数字频率合成器，这 两种DDS都利用了波形的对称性只存储了 1/4波形。但是，他提出的此种DDS中为了存储1/4 波形而增加的逻辑控制单元是有错误的，也未给出改正的结果，其运行速度慢，性能较低。 因此急需一种既能够对波形进行压缩，而又不增加额外控制单元的DDS。
【发明内容】
[0003] 为了克服现有技术的上述不足，本发明在于提供一种压缩程度高且不增加额外控 制单元、运行速度快的一种基于余数系统的数字频率合成器及ROM压缩方法。
[0004] 为了实现上述发明目的，本发明采用的技术方案是：
[0005] -种基于余数系统的数字频率合成器的ROM压缩方法，包括如下步骤：
[0006] 利用中国剩余定理对待存储波形在一个余弦周期内进行余数化，得到余数化值；
[0007] 根据所述余数化值得到量化值，其中，在ROM中存储待存储波形的所述量化值，将 所述余数化值作为查找表地址；
[0008] 利用余弦函数的对称性对所述量化值的个数进行压缩，得到压缩的量化值。
[0009] 进一步地，所述利用中国剩余定理对待存储波形在一个余弦周期内进行余数化包 括：
[0010] 待存储波形的一个周期表示为：
[0011 ] cos(2jtC>/M)，Φ = [0，M]，令余数基为{mi，m2, · · ·眞}，其中.滅=Π,=1"?? ，.
[0012]根据中国剩余定理，
[0016] 其中，Φ?为余数化值 为量化值，i、L均为正整数，r xM为一常 ? 数。
[0017] 进一步地，所述利用余弦函数的对称性对所述量化值进行压缩包括，
[0018] 利用公式C〇S0 = cos(-0)，对所述量化值进行1/2压缩，对于函数
[0020] 在ROM中存储％=0,1,_"，[_碼/2」的肌/2个量化值。
[0021] 进一步地
，用余弦函数的量化值近似得到对应的正 弦函数的量化值，并对所述正弦函数的量化值进行修正。
[0022] 进一步地，所述用余弦函数的量化值近似得到对应的正弦函数的量化值，并对所 述正弦函数的量化值进行修正包括，
[0023] 在地址为Φi、Φi+Xi和Φi+2Xi中存储余弦函数量化值分别为coseuof^和COS0 3， 利用sinA i ? Δ i，cos Δ i ? 1修正误差，得到sin9i ? cos02+A i · cos93,其中Δ i为修正角度 误差；
[0024]当需要近似的正弦函数值地址为Φ i+Xi时，则
[0026] 当πη为4的倍数时，所述近似的正弦函数的量化值没有误差，此时sineiicose；^，不 需要修正；
[0027] 当nu是2的倍数，但不是4的倍数，即mi = 4k+2时，k为整数：
[0029] 本发明同时提供一种基于余数系统的数字频率合成器，包括第一地址转换单元， 查找表单元，
[0030] 所述第一地址转换单元连接所述查找表单元，用于接收相位控制量的余数化值输 入，将所述余数化值转换为与所述查找表单元匹配的第一地址值；
[0031] 所述查找表单元用于根据所述第一地址值，查表得到对应的第一量化值进行输 出；
[0032] 所述查找表单元存储有利用中国剩余定理得到的余弦函数的余数化值与余弦函 数半个周期的波形量化值。
[0033] 进一步地，还包括近似地址计算单元、第二地址转换单元，
[0034] 所述近似地址计算单元连接所述第二地址转换单元，用于接收所述余数化值与近 似参数并计算，将计算得到的结果输出；
[0035] 所述第二地址转换单元连接所述查找表单元，分别用于将所述近似地址计算单元 输出的结果转换为与所述查找表单元匹配的第二地址值；
[0036] 所述查找表单元还用于根据所述第二地址值，查表得到对应的第二量化值进行输 出；
[0037] 所述近似参数根据中国剩余定理得到的余弦函数的余数基确定。
[0038] 进一步地，还包括修正地址计算单元、第三地址转换单元、修正单元，
[0039] 所述修正地址计算单元分别连接所述近似地址计算单元、所述第三地址转换单 元，用于接收所述近似地址计算单元输出的结果与所述近似参数并计算，将计算得到的结 果输出；
[0040] 所述第三地址转换单元连接所述查找表单元，用于将所述修正地址计算单元输出 的结果转换为与所述查找表单元匹配的第三地址值；
[0041] 所述查找表单元还用于根据所述第三地址值，查表得到对应的第三量化值进行输 出；
[0042] 所述修正单元连接查找表，用于根据所述第三量化值与修正系数，对所述第二量 化值进行修正。
[0043]进一步地，所述修正系数根据所述余数基确定。
[0044] 与现有技术相比，本发明的有益效果
[0045] 1、本发明的一种基于余数系统的数字频率合成器的ROM压缩方法首先利用中国剩 余定理完成量化值的存储，将余数化值作为查找表的地址，在此利用余弦波形的对称性对 量化值进行1/2压缩，减少了存储所需的空间；同时由于余数化值的位宽较低，读写效率高， 从而提高了运行效率。
[0046] 2、本发明的一种基于余数系统的数字频率合成器的ROM压缩方法通过使用余弦函 数的量化值去近似得到正弦函数的量化值，不需要额外存储正弦函数量化值，进一步的压 缩了 1/2的存储空间。
【附图说明】
[0047] 图1所示是本发明的一个具体实施例的一种基于余数系统的数字频率合成器的 ROM压缩方法流程图。
[0048] 图2所示是本发明的一个具体实施例的一种基于余数系统的数字频率合成器模块 框图。
[0049] 图3所示是本发明的一个具体实施例的一种基于余数系统的数字频率合成器模块 框图。
[0050] 图4所示是本发明的一个具体实施例的一种基于余数系统的数字频率合成器模块 框图。
[0051] 图5所示是本发明的一个具体实施例的一种基于余数系统的数字频率合成器结构 图。
【具体实施方式】
[0052]下面结合【具体实施方式】对本发明作进一步的详细描述。但不应将此理解为本发明 上述主题的范围仅限于以下的实施例，凡基于本
【发明内容】
所实现的技术均属于本发明的范 围。
[0053] 实施例1:
[0054] 图1所示是本发明的一个具体实施例的一种基于余数系统的数字频率合成器的 ROM压缩方法流程图，包括：
[0055] 利用中国剩余定理对待存储波形在一个余弦周期内进行余数化，得到余数化值；
[0056] 根据所述余数化值得到量化值，其中，在ROM中存储待存储波形的所述量化值，将 所述余数化值作为查找表地址；
[0057]利用余弦函数的对称性对所述量化值的个数进行压缩，得到压缩的量化值。
[0058]所述利用中国剩余定理对待存储波形在一个余弦周期内进行余数化包括：
[0059]设待存储波形的一个周期表示为：
[0065] 其中，Φ?为余数化值， 为量化值，i、L均为正整数，rxM ， 为一常数。
[0066]
的量化值，而相位 累加器的余数化值作为各查找表的地址，由于〇:位宽较低，从而可以提高其运行速 度。
[0067] 所述利用余弦函数的对称性对所述量化值进行压缩包括，
[0068] 利用公式cos0=cos(_0)，对所1述量化值进行1/2压缩，具体的：
来说只存储Φ; = 〇，.1,…,1_叫./2」的量化值，那么对于Φ,· = [_w//2」+ 1，1_叫/2」+ 2,…，-1时则 有：
[0070] 上式中nu-Oi的取值范围恰好在所存储的量化值中，那么只需将nu-Oi作为地址 即可得到量化值，在某些余数基的情况下为了判断条件的便利也会多存一个值。
[0071] 本发明的一种基于余数系统的数字频率合成器的ROM压缩方法首先利用中国剩余 定理完成量化值的存储，将余数化值作为查找表的地址，在此利用余弦波形的对称性对量 化值进行1/2压缩，减少了存储所需的空间；同时由于余数化值的位宽较低，读写效率高，从 而提高了运行效率。
[0072]
，用余弦函数的量化值近似得到对应的正 弦函数的量化值，并对所述正弦函数的量化值进行修正。
[0073] 进一步地，所述用余弦函数的量化值近似得到对应的正弦函数的量化值，并对所 述正弦函数的量化值进行修正包括，
[0074] 假设已知cos9的地址为Φ?时，
_，假设在存储余 弦函数量化值的ROM去近似sin0的地址为Φi+Xi。当Φ i+Xi 2 mi时，考虑到存储的量化值是周 期性的，令地址为即可，下面用〇1+&作为地址值进行说明，于是
[0078]具体Xi的取值根据余数基πη值不同而不同，有以下三种情况：
[0079] (l)nu是4的倍数
[0082]可以看出，此时用余弦函数的量化值去近似正弦函数量化值时没有误差，不需要 修正。
[0083] (2)nu是2的倍数，但不是4的倍数