器;所述图像数据控制单元用于从第一 AXI仲裁器和第二 AXI仲裁器中读取图像数据，根据用户配置分发给对应的显示控制单元;根据用户配置显示控制单元对来自图像数据控制单元的图像数据进行处理，并将处理结果输出外部显示设备。
[0010]上述3D引擎模块中的SGU单元与主机接口模块中的命令处理器单元相连，所述3D引擎模块的ROU单元与存储控制与管理模块中的第一 AXI仲裁器I相连;所述存储控制与管理模块的第一 AXI仲裁器和第二 AXI仲裁器均与主机接口模块的命令处理器单元和PCIe接口后端DMA控制器相连。
[0011]上述USA单元包括至少I个顶点参数存储单元VP、至少I个像素参数存储单元PP、至少I个译码仲裁单元和至少I个SMT染色处理单元簇SSC;其中VP单元用于存储顶点染色过程所需的参数，同时负责属性堆栈的实现;PP单元用于存储像素染色过程所需的参数，同时负责属性堆栈的实现;译码仲裁单元用于USA内部同类资源和外部模块间访问的译码及仲裁；内部资源包括:LocalSRAM、ICache、ConstantCache、调试寄存器(LocalSRAM)、LSU; SSC单元是USA的主要组成部分，是进行顶点、像素染色的主要功能部件，其上可运行顶点、像素染色程序;USA与JSU相连用来接收顶点和像素染色任务、与SEU相连用来输出顶点和像素染色任务执行结果、与SGU相连用来实现VP和PP状态参数的设置、与MMU相连用来实现帧缓冲区数据的读写访问，以及纹理和图形状态参数的读写访问、与主机接口相连用来实现主机对图形状态参数，以及对顶点和像素染色任务执行结果数据的访问、与纹理阵列相连用来实现纹素数据的访问。
[0012]上述架构还包括用于实现芯片内部时钟和复位控制的时钟复位控制模块。
[0013]本发明具有以下优点:
[0014]1、本发明提供的基于统一染色技术的GPU体系架构，内部集成基于统一染色架构的3D图形处理引擎，提供高性能3D图形构建，以及顶点和像素的染色能力，能够实现OpenGLAPI高性能硬件加速。第一，USA统一染色阵列中的SMT染色处理单元簇不但能够执行顶点染色任务，也能够执行像素染色任务，解决了图形处理硬件对不同图形绘制场景中顶点和像素数量比例动态变化的适应性问题。第二，染色处理单元簇中的硬件执行资源能够以SMT的方式对多个顶点或像素染色任务进行动态调度和流水执行，实现了对同一套硬件资源的时分复用效果，不但能够提升硬件资源的利用率，还能够隐藏长延迟染色任务在染色处理单元簇中造成的流水线气泡。第三，可以根据实际应用需要，可以通过对存储在DDR3显示存储器中的USA染色器固件程序的重新编程实现对具体顶点染色和像素染色方式的改变，从而实现不同的图形渲染效果。
[0015]2、本发明提供的基于统一染色技术的GPU体系架构中集成任务调度单元(JSU)，JSU单元中集成主机可配置的USA工作模式寄存器。根据实际应用场景的特点和需要，主机端可以对这些USA工作模式寄存器进行配置，不但可以控制多个染色处理单元簇的开启和关闭，也可以控制每个染色处理单元簇中染色处理内核的开启和关闭，还可以控制每个染色处理单元簇中染色处理内核对应线程的开启和关闭。不但可以达到降低功耗的目的，还能够在USA内部资源出现制造缺陷时仍保证图形处理器的正常运行，提升了图形处理器的可靠性。
[0016]3、本发明提供的基于统一染色技术的GHJ体系架构中集成了纹理贴图阵列单元(TMU)，第一，TMU单元能够根据纹理地址，以流水的方式完成所有纹理映射过程中涉及到的MIPMAP LEVEL计算、纹素地址计算、纹素数据访问、纹素数据归一化、纹素数据过滤等一系列复杂的计算和处理操作，不但提升了纹理映射的处理效率，还能够显著减少像素染色任务对USA处理资源的占用，提升USA处理资源的利用率;第二，TMU中集成了主机可配置的TMU工作模式寄存器，在TMU中集成多个纹理贴图单元的情况下，主机可以根据应用场景的特点和需要，开启或关闭I个或多个纹理贴图单元，不但可以达到降低功耗的目的，还能够在TMU内部资源出现制造缺陷时仍保证图形处理器的正常运行，提升了图形处理器的可靠性。
[0017]4、本发明提供的基于统一染色技术的GPU体系架构支持AXI接口的128Bits高速双通道DDR3显示存储器，实现面向3D图形处理和显示控制的存储系统，满足了图形处理和显示控制功能对图形数据存储和缓冲的要求。
[0018]5、本发明提供的基于统一染色技术的GPU体系架构中集成了显示控制模块(MMU)，其中包括为实现叠加功能提供视频源的视频输入模块(VIP)，以及双路显示控制器，提供两路独立的数字显示输出接口。
[0019]6、本发明提供的基于统一染色技术的GPU体系架构中集成基于PCIe标准的主机接口，能够为提供PCIe主机接口的计算机系统提供图形加速处理功能。
【附图说明】
[0020]图1是本发明的架构框图。
【具体实施方式】
[0021]下面结合附图和具体实施例，对本发明的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本发明的保护范围。
[0022]参见图1，本发明包括与主机进行图形命令和数据传输的PCIe主机接口模块;集成了用于3D图形处理硬件加速的统一染色架构3D引擎模块;集成了用于实现芯片内部时钟和复位控制的时钟复位控制模块;集成了用于进行显示存储器访问控制的存储控制与管理模块，以及用于实现显示控制功能的显示控制模块。
[0023]下面分别详细介绍各模块的具体结构及功能:
[0024]1、主机接口模块的主要功能是实现客户端与图形处理器间的OpenGL命令传输，以及模板、纹理等图形数据的传输。另外，客户端主机通过主机接口模块对图形处理器内部体系结构寄存器进行配置，从而控制图形处理器具体实现的图形处理功能。主机接口模块包括以下几个子功能模块:
[0025]1.1PCIe总线接口:实现OpenGL命令和图形数据的传输。实现PCIe主机对图形处理器内部体系结构寄存器的配置。
[0026]1.2命令处理器:对PCIe主机发送进图形处理器的OpenGL命令进行解析和预译码，将OpenGL图形绘制命令分发至3D引擎中S⑶单元的⑶U模块中，将OpenGL图形功能命令分发至命令处理RISC内核中，由命令处理RISC内核完成图形功能码的发送和图形状态参数的设置。
[0027]1.3DMA控制器:响应来自命令处理器、3D模块的DMA数据传输请求，实现模板、纹理、图像等数据在主机和图形处理器内部存储器间的DMA传输。
[0028]1.4通用输入输出模块(GP1):根据应用需求，支持在外部连接I/O设备。
[0029]1.5I2C:支持主从模式，实现对外部AD/DA芯片的配置。
[0030]1.6R0M控制器:支持从外部EEPROM加载命令处理器处理程序固件、统一染色器程序固件，并支持CRC校验和固件解密功能。
[0031]2、基于统一染色架构的3D引擎模块是图形处理器的核心，包括状态参数与图形处理管理模块(以下简称SGU)、任务调度单元(以下简称JSU)、几何引擎(以下简称GEU)、图像处理子集(以下简称IPU)、统一染色阵列(以下简称USA)、纹理贴图单元(以下简称TMU)、染色器输出控制单元(以下简称SEU)、片段处理阵列单元(以下简称R0U)。
[0032]2.1统一染色阵列(Unified Shader Array，简称USA):对于顶点染色任务来说，完成顶点、纹理坐标、光栅位置、法向量、光源位置和聚光灯方向向量的旋转、平移和缩放操作;完成顶点坐标的光照计算，最多支持8盏灯的光照计算，同时支持单面和双面光照计算；完成模型视图矩阵和纹理矩阵的乘法和逆矩阵变换等基本操作;支持深度为32的模型视图矩阵堆栈，支持深度为16的纹理矩阵堆栈，支持深度为8