该PCIe总线接口还用于将图形处理器的图形状态参数和图像数据传送回主设备;所述PCIe总线接口后端DMA控制器由命令处理RI SC内核进行参数配置，实现PCIe主设备与GPU芯片内部其它模块的数据传输;所述命令处理器包括预处理单元和命令处理RISC内核，用于接收PCIe总线接口传输的OpenGL图形命令和数据并对其进行解释和预处理，将预处理单元产生的图形绘制命令发送给3D引擎模块中的OpenGL图形绘制命令处理单元GDU;同时预处理单元产生的OpenGL图形功能命令发送到命令处理RISC内核进行译码处理，并提取图形功能码发送给图形功能管理单元GFU; OpenGL图形绘制命令的参数设置功能由GDU单元完成;OpenGL图形功能命令的参数设置功能由命令处理RISC内核完成;所述通用输入输出模块与PCIe总线接口相连，由PCIe主设备进行配置，实现与GPU芯片相连的外部设备的访问和控制;所述两路I2C总线控制器与PCIe总线接口相连，由PCIe主设备进行配置，实现与GPU芯片相连的外部A/D芯片和D/A芯片的配置。3.根据权利要求2所述的基于统一染色技术的GPU体系架构，其特征在于:所述3D引擎模块根据接收到的图形绘制命令和图形功能码进行3D图形处理;所述3D引擎模块包括8个功能单元，分别是:状态参数与图形处理管理模块SGU、任务调度单元JSU、几何引擎GEU、图像处理子集IPU、统一染色阵列USA、纹理贴图单元TMU、染色器输出控制单元SEU、片段处理阵列单元R0U;所述SGU单元完成对图形绘制命令和图形功能码的管理，决定何时进行图形的绘制，以及何时执行图形功能；同时SGU单元实现了对3D引擎内部所有OpenGL状态参数的窗口访问机制，可以根据命令处理RISC内核对窗口寄存器的配置，完成对3D引擎内部所有OpenGL状态参数的读写访问；所述JSU单元完成对顶点染色任务和像素染色任务的调度功能，能够根据当前USA单元中多个处理内核的忙闲状态，以及负载平衡情况，将顶点染色任务和像素染色任务动态的分配到USA的处理资源上，并能够根据主机的配置动态的开启或关闭USA部分或全部执行资源;所述GEU单元是一个功能级流水线，完成几何图元的生成和处理功能;从前到后依次包括投影变换单元、图元装配单元、背面消隐单元、平面剪裁单元、三维剪裁单元、齐次坐标变换单元、视窗变换单元和光栅化单元;所述IPU单元包括图像管线单元和图像处理子集单元;所述图像管线单元主要完成图像数据的打包/解包、像素传输、像素映射、像素缩放等操作;所述图像处理子集单元主要完成颜色查找表、卷积、缩放偏移、颜色矩阵、柱状图和最小最大值功能;所述USA单元是统一染色架构的处理内核阵列，至少包含I个由16个染色处理器内核构成的SMT染色处理单元簇，至少支持64个线程以SMT的方式并行执行，在JSU单元的协同和调度下，并行的执行顶点染色和像素染色任务;所述TMU单元是实现纹理映射功能的硬件加速单元，包含由多个并行的纹理贴图单元组成的纹理贴图单元阵列;每个纹理贴图单元是一个功能级的流水线，根据来自USA单元的纹理访问地址，计算出显示存储器中的对应纹素地址，并将该纹素地址对应的纹素数据从显示存储器取出并返回给USA单元;所述SEU单元分别检测并记录顶点染色任务和像素染色任务进入USA的顺序，并按照该顺序将顶点染色任务的执行结果数据送入GEU单元，将像素染色任务的执行结果数据送入到ROU单元;所述ROU单元包括多个片段处理单元FOP，构成片段处理阵列，实现OpenGL所规定的片段操作，包括测试、混合、屏蔽、逻辑等操作，以及针对缓冲区的清除操作和累积操作;所述ROU单元还包括像素Cache、像素数据压缩&解压单元、Z-buffer〇3(:116、2数据压缩&解压单元;所述像素03(3116、2-1311打61 Cache用于实现颜色数据和深度数据的片上缓冲，并为3D引擎模块的颜色和深度缓冲区访问提供颜色和深度数据，所述像素数据压缩&解压单元、Z数据压缩&解压单元用于减少显示存储器带宽的占用，降低存储器访问延迟。4.根据权利要求3所述的基于统一染色技术的GHJ体系架构，其特征在于:所述存储控制与管理模块MMU用于显示存储器访问控制，其包括两路独立的第一 AXI仲裁器和第二 AXI仲裁器、独立的第一 DDR3控制器和第二 DDR3控制器;所述第一 AXI仲裁器负责3D引擎模块在图形处理过程中需要存取的图形命令和图像数据的传输，同时接收来自像素Cache的最终图形绘制结果，并发送到对应的第一 DDR3控制器中；所述第二 AXI仲裁器负责接收来自显示控制模块的外部图像数据，并发送给对应的第二 DDR3控制器;第一 DDR3控制器连接在第一AXI仲裁器和第一路外部DDR3存储器芯片之间，用于实现第一AXI仲裁器对第一路外部DDR3存储器芯片的访问和控制；第二 DDR3控制器连接在第二 AXI仲裁器和第一路外部DDR3存储器芯片之间，用于实现第二 AXI仲裁器对第二路外部DDR3存储器芯片的访问和控制。5.根据权利要求4所述的基于统一染色技术的GHJ体系架构，其特征在于:所述显示控制模块包括数字视频输入接口、至少一个显示控制单元和图像数据控制单元;所述数字视频输入接口用于接收两路外部视频信号，并将该两路视频信号发送给第二AXI仲裁器;所述图像数据控制单元用于从第一 AXI仲裁器和第二 AXI仲裁器中读取图像数据，根据用户配置分发给对应的显示控制单元;根据用户配置显示控制单元对来自图像数据控制单元的图像数据进行处理，并将处理结果输出外部显示设备。6.根据权利要求5所述的基于统一染色技术的GPU体系架构，其特征在于:所述3D引擎模块中的SGU单元与主机接口模块中的命令处理器单元相连，所述3D引擎模块的ROU单元与存储控制与管理模块中的第一 AXI仲裁器相连;所述存储控制与管理模块的第一 AXI仲裁器和第二 AXI仲裁器均与主机接口模块的命令处理器单元和PCIe接口后端DMA控制器相连。7.根据权利要求3或4或5或6所述的基于统一染色技术的GPU体系架构，其特征在于:所述USA单元包括至少I个顶点参数存储单元VP、至少I个像素参数存储单元PP、至少I个译码仲裁单元和至少I个SMT染色处理单元簇SSC;其中VP单元用于存储顶点染色过程所需的参数，同时负责属性堆栈的实现;PP单元用于存储像素染色过程所需的参数，同时负责属性堆栈的实现;译码仲裁单元用于USA内部同类资源和外部模块间访问的译码及仲裁；内部资源包括:LocalSRAM、ICache、ConstantCache、调试寄存器(LocalSRAM)、LSU; SSC单元是USA的主要组成部分，是进行顶点、像素染色的主要功能部件，其上可运行顶点、像素染色程序；USA与JSU相连用来接收顶点和像素染色任务、与SEU相连用来输出顶点和像素染色任务执行结果、与SGU相连用来实现VP和PP状态参数的设置、与MMU相连用来实现帧缓冲区数据的读写访问，以及纹理和图形状态参数的读写访问、与主机接口相连用来实现主机对图形状态参数，以及对顶点和像素染色任务执行结果数据的访问、与纹理阵列相连用来实现纹素数据的访问。8.根据权利要求7所述的基于统一染色技术的GHJ体系架构，其特征在于:所述架构还包括用于实现芯片内部时钟和复位控制的时钟复位控制模块。
【专利摘要】本发明涉及一种基于统一染色技术的GPU体系架构。该架构包括基于PCIe的主机接口模块、基于统一染色架构的3D引擎模块、基于AXI的存储控制与管理模块及两路独立显示控制模块，主机接口模块和3D引擎模块连接，主机接口模块、3D引擎模块、显示控制模块均和存储控制与管理模块连接，本发明能够实现OpenGLAPI的硬件加速。
【IPC分类】G06F3/14, G06T1/20
【公开号】CN105630441
【申请号】CN201510930129
【发明人】张骏, 田泽, 任向隆, 韩立敏, 郑新建, 吴晓成
【申请人】中国航空工业集团公司西安航空计算技术研究所
【公开日】2016年6月1日
【申请日】2015年12月11日