r>[0084]图7中的D6脉冲示意表示编码器300输出的编码C3~C0是处于维持状态，没有变 化，还是发生改变，实际电路中不存在所述的D6脉冲。如图7所示，D6脉冲为低电平，示意表 示编码器300输出的编码C3~C0是处于维持状态，没有变化;D6脉冲为高电平，示意表示编 码器300输出一个周期的有效编码C3~⑶。图7中的Q6反映的是C31~CO 1的变化情况，显然， Q6比D6延迟一个CP1脉冲周期。同样，实际电路中不存在所述的Q6脉冲。
[0085]图7中，编码器300输出的编码C3~C0是处于维持状态，没有变化，还是发生改变， 实际是由4位延迟缓冲器601、异或门602、异或门603、异或门604、异或门605、或门606所组 成的逻辑电路完成。4个异或门分别与编码器300编码输出端C3~C0中的1位相对应，输入分 别为4位延迟缓冲器601的输入、输出信号。例如，异或门602的两个输入信号分别为C0和 C01，C01比C0延迟一个CP1脉冲周期，因此，当C0发生变化时，异或门602输出1个CP1脉冲周 期宽度的正脉冲；当C0为一个CP 1脉冲周期宽度变化信号时，异或门602输出2个CP 1脉冲周 期宽度的正脉冲。异或门603、异或门604、异或门605分别判断C1~C3是否发生变化，原理与 判断C0是否发生变化相同。异或门602、异或门603、异或门604、异或门605的输出端分别连 接至或门606的输入端，或门606用于综合判断C0~C3是否发生变化，只要C0~C3发生变化， 或门606即输出键盘状态变化脉冲F，该脉冲为正脉冲。
[0086] 实施例中，延迟缓冲器601选择上升沿触发的8D触发器74HC273。
[0087] 延迟缓冲器601还可以采用其他方案，例如，采用RC电路，利用4个RC电路分别对C0 ~C3进行延迟;如果RC电路的延迟时间小于一个CP1脉冲周期，则编码器300输出一个周期 的有效编码C3~C0时，在输出有效编码C3~C0开始和输出有效编码C3~C0结束都产生一个 键盘状态变化脉冲，键盘状态变化脉冲的宽度等于RC电路延迟时间；如果RC电路的延迟时 间大于等于一个CP1脉冲周期，则编码器300输出一个周期的有效编码C3~C0时，在输出有 效编码C3~C0开始时产生一个键盘状态变化脉冲，该脉冲宽度大于等于2个CP1脉冲周期。 要求RC电路的延迟时间不超过2个CP1脉冲周期，以免产生漏报。
[0088]所述的发明电路中，将对单键操作、组合键操作、键盘维持状态操作的定位，由满 足特定时序要求的2个脉冲控制转换成同一二进制长度的状态码，采用统一编码的方式进 行处理，单键操作、组合键操作、键盘维持状态操作仅体现在状态码的不同上;如果需要增 减按键操作功能或者是调整按键操作功能，不需要修改键盘扫描电路结构，只需根据增减 后的状态码表更新编码器300、即重新写入更新只读存储器的存储内容即可。所述发明电路 没有使用单片机、ARM等微控制器，不用运行程序，工作可靠。
【主权项】
1. 一种矩阵式键盘扫描电路，其特征在于，由矩阵式键盘、第一移位寄存器、第二移位 寄存器、状态码寄存器、编码器组成； 所述矩阵式键盘扫描电路由扫描脉冲、移位脉冲进行同步控制； 所述矩阵式键盘共有X行、Y列，设有N位键盘状态信号输出端;所述N位键盘状态信号为 电平信号;所述N=X+Y; 所述第一移位寄存器具有N位并行输入和串行输出功能;所述第二移位寄存器具有串 行输入和2 XN位并行输出功能； 所述第一移位寄存器的N位并行输入端连接至N位键盘状态信号输出端;第二移位寄存 器的串行输入端连接至第一移位寄存器的串行输出端;第一移位寄存器、第二移位寄存器 的移位脉冲输入端均连接至移位脉冲，第一移位寄存器的预置脉冲输入端连接至扫描脉 冲； 所述状态码寄存器为2 X N位二进制寄存器;状态码寄存器的2 X N位数据输入端连接至 第二移位寄存器的2XN位并行输出端;所述状态码寄存器的接收脉冲输入端连接至扫描脉 冲； 所述编码器有2 X N位编码输入端，所述2 X N位编码输入端连接至状态码寄存器的2 X N 位数据输出端； 所述扫描脉冲、移位脉冲的时序满足以下要求:在一个周期中，扫描脉冲有1个脉冲，移 位脉冲有N个脉冲;所述扫描脉冲、移位脉冲按照1个扫描脉冲、N个移位脉冲的顺序周而复 始。2. 根据权利要求1所述的矩阵式键盘扫描电路，其特征在于:所述扫描脉冲的周期为20 ~100ms〇3. 根据权利要求1所述的矩阵式键盘扫描电路，其特征在于:所述第一移位寄存器、第 二移位寄存器的移位脉冲边沿有效;所述第一移位寄存器的预置脉冲为边沿有效。4. 根据权利要求1所述的矩阵式键盘扫描电路，其特征在于:所述第一移位寄存器、第 二移位寄存器的移位脉冲边沿有效;所述第一移位寄存器的预置脉冲为高电平有效时，要 求扫描脉冲为正脉冲;第一移位寄存器的预置脉冲为低电平有效时，要求扫描脉冲为负脉 冲。5. 根据权利要求1所述的矩阵式键盘扫描电路，其特征在于:所述状态码寄存器的2XN 位数据输出端输出2XN位的状态码;所述状态码由有效状态码和无效状态码组成;所述编 码器输出的键号由有效键号和无效键号组成;所述有效状态码由有效键盘操作或状态产 生，编码器输入每一个有效状态码时对应输出相应的有效键号;所述无效状态码由无效键 盘操作或状态产生，编码器输入所有无效状态码时都对应输出无效键号。6. 根据权利要求5所述的矩阵式键盘扫描电路，其特征在于:所述编码器有Μ位键号输 出端，Μ值的选择应满足2?大于等于有效键号与无效键号的数量之和。7. 根据权利要求6所述的矩阵式键盘扫描电路，其特征在于:还包括键盘状态变化脉冲 产生单元，用于判断矩阵式键盘输出的键号是否发生改变，当矩阵式键盘输出的键号发生 改变时，输出键盘状态变化脉冲。8. 根据权利要求7所述的矩阵式键盘扫描电路，其特征在于:所述键盘状态变化脉冲产 生单元由Μ位延迟缓冲器、Μ个异或门和或门组成;Μ位延迟缓冲器用于对矩阵式键盘输出的 Μ位键号分别进行信号延迟;Μ个异或门的输入分别为Μ位延迟缓冲器的输入、输出信号;Μ个 异或门的输出分别连接至或门的输入端;或门的输出端输出键盘状态变化脉冲。9. 根据权利要求1所述的矩阵式键盘扫描电路，其特征在于:所述矩阵式键盘由组成X 行、Υ列的按键矩阵、行三态缓冲器、列三态缓冲器、行状态寄存器、列状态寄存器组成;所有 按键矩阵的行线分别连接至行三态缓冲器的输出端，所有按键矩阵的列线分别连接至列三 态缓冲器的输出端;行三态缓冲器和列三态缓冲器的所有输入端连接至低电平;所有按键 矩阵的行线分别连接至行状态寄存器的输入端，所有按键矩阵的列线分别连接至列状态寄 存器的输入端;所述行状态寄存器的输出端与列状态寄存器的输出端共同组成键盘状态信 号输出端。10. 根据权利要求9所述的矩阵式键盘扫描电路，其特征在于:所述矩阵式键盘由取样 脉冲控制获取键盘状态信号;所述取样脉冲选择扫描脉冲、移位脉冲中的一个;所述行三态 缓冲器在取样脉冲的低电平使能有效时，要求列状态寄存器在取样脉冲的上升沿进行数据 锁存、列三态缓冲器在取样脉冲的高电平使能有效、行状态寄存器在取样脉冲的下降沿进 行数据锁存;或者是，行三态缓冲器在取样脉冲的高电平使能有效时，要求列状态寄存器在 取样脉冲的下降沿进行数据锁存、列三态缓冲器在取样脉冲的低电平使能有效、行状态寄 存器在取样脉冲的上升沿进行数据锁存。
【专利摘要】一种矩阵式键盘扫描电路，由矩阵式键盘、第一移位寄存器、第二移位寄存器、状态码寄存器、编码器组成。所述扫描电路的扫描方法是，经由满足特定时序要求的扫描脉冲、移位脉冲的控制，将矩阵式键盘的单键操作、组合键操作，或者是维持的状态，转换成同一二进制长度的有效状态码和无效状态码，经过编码器编码后输出与每一个有效状态码对应的有效键号或者是输出与所有无效状态码对应的无效键号；不同的单键操作、组合键操作，或者是维持的状态仅体现在状态码的不同上；如果需要增减按键操作功能或者是调整按键操作功能，不需要修改键盘扫描电路结构，只需根据增减后的状态码与键号之间的对应关系更改编码器即可。所述发明电路不用编写和运行程序，工作可靠。
【IPC分类】G06F3/02
【公开号】CN105677055
【申请号】CN201610003734
【发明人】孔玲爽, 凌云, 唐文妍, 王兵, 周维龙, 彭杲
【申请人】湖南工业大学
【公开日】2016年6月15日
【申请日】2016年1月5日