用于纠错修改冗余器件组及利用其修复电路缺陷的方法
【技术领域】
[0001]本发明属于微电子电路设计领域，具体涉及一种用于纠错修改冗余器件组及利用该冗余器件组修复电路缺陷的方法。
【背景技术】
[0002]在电路板设计好后常会遇到一些布局电路时未有考虑到或预料到的缺陷，该些缺陷如无法修复将直接导到电路板的报废，为避免该情况的出现，现有解决方案当中，会在电路板的空闲位置上植入包括与门、非门、或门等逻辑门器件，待出现电路缺陷时通过设计逻辑门电路来修复。然而，不同逻辑门器件的尺寸大小是不一样，而电路板空置位置面积也是不固定的，所以同一位置不可能布局所有的逻辑门器件，例如，当碰到该区域的电路出现缺陷需要用于与非门电路来修复，但由于布局时该区域没有放置与非门，则导致该电路修复方案不可行了。这就是为什么在电路板设计中讲求布局巧妙的原因，但这必将是增加电路设计的难度与时间。
[0003]故此，我们需要寻求一种布局灵活且最大可能应对不同修复需求的冗余器件布局方案。
【发明内容】
[0004]基于【背景技术】中所提及的问题，本发明提出一种用于纠错修改冗余器件组及利用该冗余器件组修复电路缺陷的方法，解决在电路设计当中修复不当导致整块电路板报废的问题，其具体技术内容如下:
本发明之用于纠错修改的冗余器件组，其包括若干个由一个NMOS管和一个PMOS管组成的基本单元，所述PMOS管的源极连接芯片VSS，其漏极悬空或连接匪OS管的源极，所述匪OS管的漏极连接芯片的GND，所述PMOS管的栅极与NMOS管的栅极相连接;该基本单元数量在2个以上。
[0005]本发明之利用上述的冗余器件组修复电路缺陷的方法，其具体包括以下操作步骤:
一)在电路设计完成后，根据电路板剩余空间的面积设置若干数量的冗余器件组基本单元；
二)电路运行出现缺陷的，根据电路运行原理设计对应修复该缺陷的逻辑门电路；
三)根据该逻辑门电路来调整所述基本单元的两MOS管之间连线的连接或拆断，利用一个或多个基本单元构成逻辑门电路所需的逻辑门器件。
[0006]本发明通过在电路空闲位置布局以MOS管为单位的器件组，待电路出现缺陷时，通过该些器件组衍变成逻辑门器件来进行电路的修改补救，减少电路板报废的情况，而且MOS管体积小，布局灵活，还能通过更改MOS管的连接方式来任意组合成所需逻辑器件，例如，与门、非门、或门、与非门等，极大地提高了电路板的可修复性能，无论从实用性还是经济性上看，均是具有卓越性的技术方案，适合推广使用。
【附图说明】
[0007]图1为本发明的冗余器件组的电路结构示意图。
【具体实施方式】
[0008]如下结合附图，对本申请方案作进一步描述:
如图1所示，一种用于纠错修改的冗余器件组，其包括若干个由一个NMOS管和一个PMOS管组成的基本单元，所述PMOS管的源极连接芯片VSS，其漏极悬空或连接匪OS管的源极，所述NMOS管的漏极连接芯片的GND，所述PMOS管的栅极与匪OS管的栅极相连接;该基本单元数量在2个以上。
[0009]—种利用上述的冗余器件组修复电路缺陷的方法，其具体包括以下操作步骤:
一)在电路设计完成后，根据电路板剩余空间的面积设置若干数量的冗余器件组基本单元；
二)电路运行出现缺陷的，根据电路运行原理设计对应修复该缺陷的逻辑门电路；
三)根据该逻辑门电路来调整所述基本单元的两MOS管之间连线的连接或拆断，利用一个或多个基本单元构成逻辑门电路所需的逻辑门器件。
[0010]上述优选实施方式应视为本申请方案实施方式的举例说明，凡与本申请方案雷同、近似或以此为基础作出的技术推演、替换、改进等，均应视为本专利的保护范围。
【主权项】
1.种用于纠错修改的冗余器件组，其特征在于:包括若干个由一个匪OS管和一个PMOS管组成的基本单元，所述PMOS管的源极连接芯片VSS，其漏极悬空或连接匪OS管的源极，所述NMOS管的漏极连接芯片的GND，所述PMOS管的栅极与匪OS管的栅极相连接;该基本单元数量在2个以上。2.—种利用如权利要求1所述的用于纠错修改的冗余器件组修复电路缺陷的方法，其具体包括以下操作步骤: 一)在电路设计完成后，根据电路板剩余空间的面积设置若干数量的冗余器件组基本单元； 二)电路运行出现缺陷的，根据电路运行原理设计对应修复该缺陷的逻辑门电路； 三)根据该逻辑门电路来调整所述基本单元的两MOS管之间连线的连接或拆断，利用一个或多个基本单元构成逻辑门电路所需的逻辑门器件。
【专利摘要】本发明提出一种用于纠错修改冗余器件组，其特征在于：包括若干个由一个NMOS管和一个PMOS管组成的基本单元，所述PMOS管的源极连接芯片VSS，其漏极悬空或连接NMOS管的源极，所述NMOS管的漏极连接芯片的GND,所述PMOS管的栅极与NMOS管的栅极相连接；该基本单元数量在2个以上。本发明还提出一种利用该冗余器件组修复电路缺陷的方法，目的在于解决在电路设计当中修复不当导致整块电路板报废的问题。
【IPC分类】G06F17/50
【公开号】CN105678003
【申请号】CN201610024687
【发明人】方镜清
【申请人】中山芯达电子科技有限公司
【公开日】2016年6月15日
【申请日】2016年1月15日