;
[0079]所述主控装置201，用于分别在每一个可读写存储芯片103的第三目标地址上读取/写入第二业务数据。
[0080]本发明一实施例中，主控装置和相应的串口可通过不同的数据线和地址线连接到同一个可读写存储芯片，分别在可读写存储芯片的相应地址上读取或写入相应的业务数据。[0081 ]进一步的，如图2所示，本发明一个优选实施例中，
[0082]所述主控装置201连接所述FPGAlOI的读写控制模块1011(连接关系附图中未示出)；
[0083]每一路串口 1012，还包括:读写控制端口 10123;
[0084]所述读写控制模块1011，用于接收所述主控装置201发送的业务指令，根据所述业务指令向相应串口 1012的读写控制端口 10123发送读/写控制指令；
[0085]所述读写控制端口10123，用于将接收到的读/写控制指令发送到对应连接的可读写存储芯片103;
[0086]所述可读写存储芯片103，用于当接收到写控制指令时，根据接收到的第一地址信号将接收到的第一业务数据写入当前可读写存储芯片103的第一目标地址；当接收到读控制指令时，根据接收到的第一地址信号读取当前可读写存储芯片103的第一目标地址上的第三业务数据。
[0087]如图3所示，本发明实施例提供了一种基于FPGA的多路串口通信方法，包括:
[0088]S0:预先在FPGA芯片中设置读写控制模块发送的及至少一路串口 ；
[0089]S1:利用目标串口接收读写控制模块发来的第一地址信号，发给对应连接的锁存器；
[0090]S2:利用对应连接的锁存接收到的第一地址信号，以持续向对应连接的可读写存储芯片发送第一地址信号；
[0091 ] S3:利用目标串口接收读写控制模块发来的第一业务数据，发给对应连接的锁存器；
[0092]S4:利用对应连接的锁存器将接收到的第一业务数据发送到对应连接的可读写存储芯片；
[0093]S5:利用对应连接的可读写存储芯片根据接收到的第一地址信号将接收到的第一业务数据写入当前可读写存储芯片的第一目标地址。
[0094]本发明一实施例中，利用锁存器锁存地址信号的功能，相应串口向对应的可读写存储芯片的第一目标地址写入第一业务数据时，可分时段的向对应的锁存器发送第一地址信号和第一业务数据，即可实现利于相同信号线分时段传输第一地址信号和第一业务数据，减少信号线使用数量，相应的，可减少FPGA引脚使用数量。
[0095]本发明一实施例提供了另一种基于FPGA的通信方法，以通过主控装置控制FPGA上的目标串口向对应的可读写存储芯片的目标地址写入目标业务数据为例，可以包括如下步骤:
[0096]步骤401，主控装置向FPGA的读写控制模块发送业务指令。
[0097]这里，业务指令指示读写控制模块控制FPGA下的目标串口在对应的可读写存储芯片上读取或写入目标业务数据，本发明实施例的下述各个步骤中，将以写入目标业务数据为例。
[0098]步骤402，读写控制模块向目标串口的读写控制端口发送写控制指令，使读写控制端口将接收到的写控制指令发送到对应连接的目标可读写存储芯片。
[0099]步骤403，读写控制模块向目标串口发送第一电平信号，目标串口的电平信号端口将第一电平信号发送给对应的目标锁存器。
[0100]步骤404，目标锁存器的信号控制模块根据接收到的第一电平信号连通目标锁存器的信号输入端口和信号输出端口。
[0101]步骤405，目标串口接收读写控制模块发送的第一地址信号，将第一地址信号发送给目标锁存器的信号输入端口，使得目标锁存器的信号输入端口将接收到的第一地址信号发送到目标锁存器的信号输出端口。
[0102]步骤406，读写控制模块向目标串口发送第二电平信号，目标串口的电平信号端口将第二电平信号发送给对应的目标锁存器。
[0103]这里，第一电平信号和第二电平信号分别为相互对应的高低电平信号。
[0104]步骤407，目标锁存器的信号控制模块根据接收到的第二电平信号断开目标锁存器的信号输入端口和信号输出端口，并锁存信号输出端口接收到的第一地址信号，使得信号输出端口向目标可读写存储芯片发送第一地址信号。
[0105]这里，利用锁存器锁存地址信号的功能，断开锁存器的输入端口和输出端口之后，信号输出端口稳定输出第一地址信号，不再因信号输入端口接收到的目标业务数据而发生改变，充分实现分时段传输第一地址信号和目标业务数据，即可实现利用相同信号线分时段传输第一地址信号和目标业务数据，减少信号线使用数量，即减少FPGA引脚使用数量。
[0106]步骤408，目标串口接收读写控制模块发送的目标业务数据，并将目标业务数据发送到目标锁存器的输入端口，使得目标锁存器的输入端口将接收到的目标业务数据发送到目标可读写存储芯片；同时，目标串口的地址信号端口接收读写控制模块发送的第二地址信号，将接收到的第二地址信号发送到目标可读写存储芯片。
[0107]步骤409，目标可读写存储芯片根据接收到的第一地址信号和第二地址信号将接收到的目标业务数据写入目标可读写存储芯片的目标地址。
[0108]需要说明的是，当目标可读写存储芯片接收到读控制指令时，步骤409可以是，根据第一地址信号和第二地址信号读取目标地址上的业务数据。
[0109]本发明各实施例至少具有如下有益效果:
[0110]1、通过在FPGA的每一路串口与对应的可读写存储芯片之间分别设置一个锁存器，利用锁存器锁存地址信号的功能，可使FPGA上的当前串口分时段的通过对应连接的锁存器向对应的可读写存储芯片发送第一地址信号和第一业务数据，相应的，对应连接的可读写存储芯片即可根据接收到的第一地址信号在当前可读写存储芯片的第一目标地址上写入第一业务数据;可见，通过本发明的技术方案，利用锁存器分时段接收第一地址信号和第一业务数据，即一一对应的锁存器与串口之间可利用相同的信号线分时段传输第一地址信号和第一业务数据，可减少信号线的使用数量，即减少FPGA的引脚使用数量。
[0111]2、分别对应每一个串口的多个锁存器和主控装置可通过不同的信号线连接到对应的可读写存储芯片，且主控装置连接FPGA的读写控制模块，可通过主控装置控制不同串口在相应的可读写存储芯片内读写业务数据，实现同一个主控装置与分别连接在不同串口上的多个外部设备之间进行通信。
[0112]需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
[0113]本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程