应电性连接。
[0020]优化的，并行接口电路的TOIUSBD12芯片中内置模拟收发器、电压调节器、PLL锁相环、位时钟恢复电路、PHILIPS串行接口电路、SOFTConnect、GoodLink指示电路、存储器管理单元、集成RAM和并行和DMA接口电路。其中，PDIUSBD12芯片中的模拟收发器通过终端电阻与USB缆线相连。所述电压调节器为HHUSBD12芯片中集成的一 3.3V的调节器，用于模拟收发电的供电，该电压调节器可作为输出连接到外部的1.5千欧的上拉电阻上。所述PLL锁相环为TOIUSBD12芯片中集成的6MHz至48MHz的PLL，低成本地使用6MHz晶振，EMI也会降低，PLL的工作无需要外部元件。所述位时钟恢复，PDIUSBD12芯片中运用4X过采样规则，从USB数据流中恢复出时钟信号，跟踪到USB规定的范围内所有的频漂和抖动。
[0021]GoodLink，用于提供USB指示，例如在枚举的过程中，LED灯会间接闪烁，当成功完成枚举和配置后，LED灯将会一直是亮的，随后与D12之间的成功的传输将关闭LED，挂起状态，LED也关闭。存储器管理单元和集成RAM:与STM32F103ZE芯片并行口相连时，MMU和集成的RAM作为USB之间速度差异的缓冲区，便于微控制器以其固有的速率对USB信息包进行读和写。并行和DMA接口电路，与微控制器直接连接的接口，对一个微控制器而言，D12像一个带8位数据总线和一个地址位的存储器件，D12支持多路复用和非多路复用的数据和地址总线，支持主端点与本地RAM之间直接读取的DMA传输，还支持单周期和突发模式的DMA传输。
[0022]时钟输入电路包括电容C31、电容C47和无源晶振。时钟输入电路为TOIUSBD12芯片提供工作所需的时钟输入。发光二极管GoodLink在正常通信时闪烁，PDIUSBD12中断信号为中断输入信号。PDIUSBD12芯片的XTAL1、XTAL2晶振端采用外部时钟。ALE输入引脚始终位低电平，表示它是单地址/数据总线配置。TOIUSBD12中断引脚接上拉电阻到5V引脚。PDIUSBD12芯片的数据/地址选择位引脚AO与STM32F103ZE芯片的引脚PBO电性连接。PDIUSBD12芯片的写选通引脚WR_N与STM32F103ZE芯片的引脚PB2电性连接。PDIUSBD12芯片的读选通引脚RD_N与 STM32F103ZE芯片的引脚PB5电性连接。PDIUSBD12芯片的中端位引脚INT_N与STM32F103ZE芯片的引脚PB6电性连接。PDIUSBD12芯片的复位引脚RESET_N与 STM32F103ZE芯片的引脚PA4电性连接。PDIUSBD12芯片的片选引脚CS_N与STM32F103ZE芯片的引脚PA5电性连接。
[0023]本实用新型的一种基于TOIUSBD12的USB数据采集装置，采用STM32系列的32位微控制器STM32F103ZE芯片模块来对接口芯片进行控制与PC机进行数据通信。该基于PDIUSBD12的USB数据采集装置采用USB总线取代RS232串行总线，进行USB数据传输，运算速度快。
[0024]对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
[0025]此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
【主权项】
1.一种基于HHUSBD12的USB数据采集装置，包括壳体，其特征在于:所述壳体中内置单片机控制电路和并行接口电路，所述单片机控制电路为微处理器芯片及其外围电路组成的嵌入式系统，所述单片机控制电路的信号输出端与所述并行接口电路的信号输入端电性连接，其特征在于:所述微处理器芯片为STM32F103ZE芯片，所述并行接口电路包括PDIUSBD12芯片及其外围电路，所述HHUSBD12芯片的八位并行双向数据口 DATAO?DATA7与STM32F103ZE芯片的PCO?PC7接口对应电性连接。2.根据权利要求1所述的基于HHUSBD12的USB数据采集装置，其特征在于:所述并行接口电路包括时钟输入电路，所述时钟输入电路包括电容C31、电容C47和无源晶振。3.根据权利要求1所述的基于HHUSBD12的USB数据采集装置，其特征在于:所述并行接口电路的HHUSBD12芯片中内置模拟收发器、电压调节器、PLL锁相环、位时钟恢复电路、PHILIPS串行接口电路、SOFTConnect、GoodLink指示电路、存储器管理单元、集成RAM和并行和DMA接口电路。4.根据权利要求1所述的基于HHUSBD12的USB数据采集装置，其特征在于:所述单片机控制电路包括STM32F103ZE芯片、复位电路、晶振电路、SffD仿真器和为上述电路供电的电源电路。5.根据权利要求4所述的基于TOIUSBD12的USB数据采集装置，其特征在于:所述复位电路包括电容C12、开关S2和电阻R12。6.根据权利要求4所述的基于TOIUSBD12的USB数据采集装置，其特征在于:所述电源电路包括二极管D3、电源开关JP1、电容C35和C5、LM1117-3.3V稳压芯片、电容C3和C6、电阻RlO和发光二极管Dsl，所述电源开关JPl与外接电源Jl间设有所述二极管D3。
【专利摘要】本实用新型公开了一种基于PDIUSBD12的USB数据采集装置，内置单片机控制电路和并行接口电路。单片机控制电路为STM32F103ZE微处理器芯片及其外围电路组成的嵌入式系统。并行接口电路包括PDIUSBD12芯片及其外围电路，PDIUSBD12芯片的八位并行双向数据口DATA0～DATA7与STM32F103ZE芯片的PC0～PC7接口对应电性连接。本实用新型相比现有技术具有以下优点：本实用新型采用微控制器STM32F103ZE芯片模块来对PDIUSBD12接口芯片进行控制与PC机进行数据通信。采用USB总线取代RS232串行总线，进行USB数据传输，运算速度快，制造成本低。
【IPC分类】G06F13/40
【公开号】CN204650517
【申请号】CN201520321445
【发明人】赵晓虎, 程亮亮, 黄婷, 张国军, 夏邦玉, 胡涛
【申请人】合肥师范学院
【公开日】2015年9月16日
【申请日】2015年5月18日