一种改良式非接触智能卡的制作方法
【专利摘要】本实用新型涉及智能卡技术领域，尤其是一种改良式非接触智能卡。它包括一随机数产生器，随机数产生器包括偏置电路、采样器以及并行设置的第一振荡器和第二振荡器，第一振荡器与第二振荡器为结构相同的环形振荡器；偏置电路同时向第一振荡器和第二振荡器进行供电，第一振荡器通过采样器对第二振荡器的输出信号进行采样，所述采样器根据采样结果输出种子码。本实用新型通过对智能卡内的随机数产生器进行电路系统结构改进，利用一个振荡器对另一个振荡器进行采样，从而利用振荡器采用过程中抖动导致的不确定性来产生随机源(即随机种子码)，以此来增强智能卡的稳定性和信息安全性；同时，利用两个完全相同的环形振荡器也利于智能卡功耗的降低。
【专利说明】
一种改良式非接触智能卡
技术领域
[0001]本实用新型涉及智能卡技术领域，尤其是一种改良式非接触智能卡。
【背景技术】
[0002]随着科学技术的不断发展，各种智能卡(如公交卡、银行卡、各种会员卡等)在人们的日常生活与工作中被广泛使用；智能卡在给人们带来诸多方便的同时，其信息安全也变得越来越重要，特别是在智能卡通信系统里，信息安全更是重中之重；因此，信息加密技术在智能卡与读卡器的通信系统中被广泛使用。
[0003]目前，加密技术的安全性主要取决于每次通信时所用到的“种子”码，而“种子”码则是由随机数产生器产生的;然而，在现有的智能卡技术中，大多数是采用伪随机的方法产生“种子”码的，伪随机的“种子”码是可以很容易被破解的，所以对整个智能卡的安全性构成了很大的威胁。
[0004]因此，如何对现有的智能卡提出改进方案，以增强其安全性，是广大技术人员以及广大用户普遍关心的技术问题。
【实用新型内容】
[0005]针对上述现有技术存在的不足，本实用新型的目的在于提供一种系统结构简单、稳定性及安全性高、功耗低的改良式非接触智能卡。
[0006]为了实现上述目的，本实用新型采用如下技术方案:
[0007]—种改良式非接触智能卡，它包括一随机数产生器，所述随机数产生器包括并行设置的第一振荡器和第二振荡器、连接于第一振荡器和第二振荡器的输入端的偏置电路以及连接于第一振荡器和第二振荡器的输出端的采样器，所述第一振荡器与第二振荡器为结构相同的环形振荡器；
[0008]所述偏置电路同时向第一振荡器和第二振荡器进行供电，所述第一振荡器通过采样器对第二振荡器的输出信号进行采样，所述采样器根据采样结果输出种子码。
[0009]优选地，所述环形振荡器包括顺序串接的第一反相器、第二反相器、第三反相器和第四反相器，所述第四反相器的输出端连接于第一反相器的输入端。
[0010]优选地，所述环形振荡器还包括第一锁存器和第二锁存器，所述第一锁存器的两端分别连接于第一反相器与第二反相器之间和第三反相器与第四反相器之间，所述第二锁存器的两端分别连接于第二反相器与第三反相器之间和第四反相器与第一反相器之间。
[0011]优选地，所述偏置电路包括第一 PMOS管、第二 PMOS管、第三POMS管、第四PMOS管、第一親合电容和第二親合电容；
[0012]所述第一PMOS管的漏极和第二 PMOS管的漏极同时作为电源连接端，所述第一 PMOS管的源极连接第三PMOS管的源极、栅极连接第二 PMOS管的栅极，所述第二 PMOS管的源极通过第二耦合电容接地，所述第三PMOS管的漏极和第四PMOS管的漏极同时接地，所述第三PMOS管的栅极连接第四PMOS管的栅极，所述第四PMOS管的源极作为偏置电流的输出端；
[0013]所述第一耦合电容的一端同时与第一PMOS管的漏极及第二 PMOS管的漏极连接、另一端连接于第一 PMOS管的栅极与第二 PMOS管的栅极之间。
[0014]由于采用了上述方案，本实用新型通过对智能卡内的随机数产生器进行电路系统结构改进，利用一个振荡器对另一个振荡器进行采样，从而利用振荡器采用过程中抖动导致的不确定性来产生随机源(即随机种子码)，以此来增强智能卡的稳定性和信息安全性；同时，利用两个完全相同的环形振荡器也利于智能卡功耗的降低;具有很强的实用价值和市场推广价值。
【附图说明】
[0015]图1是本实用新型实施例的控制系统原理框图；
[0016]图2是本实用新型实施例在采样过程中的抖动波形图；
[0017]图3是本实用新型实施例的环形振荡器的电路原理图；
[0018]图4是本实用新型实施例的偏置电路的电路结构图。
【具体实施方式】
[0019]以下结合附图对本实用新型的实施例进行详细说明，但是本实用新型可以由权利要求限定和覆盖的多种不同方式实施。
[0020]如图1至图4所示，本实施例提供的一种改良式非接触智能卡，它包括一随机数产生器，随机数产生器包括并行设置的第一振荡器I和第二振荡器2、连接于第一振荡器I和第二振荡器2的输入端的偏置电路3以及连接于第一振荡器I和第二振荡器2的输出端的采样器4;其中，第一振荡器I与第二振荡器2采用完全相同的环形振荡器，偏置电路3同时向第一振荡器I和第二振荡器2进行供电，第一振荡器I通过采样器4对第二振荡器2的输出信号进行采样，采样器4再根据采样结果输出种子码。
[0021]如此，当智能卡被读卡器唤醒时，随机数产生器启动，偏置电路3得到由读卡器的线圈耦合所产生的电流后，会同时向第一振荡器I和第二振荡器2进行供电，而智能卡中的热噪声、i/f噪声以及衬底的耦合等因素会导致第二振荡器2的信号上升沿和下降沿比第一振荡器I的信号超前或者延迟(即在采样过程中会产生抖动，如图2所示)，如此便会使第一振荡器I通过采样器3对第二振荡器2的输出信号进行随机采样;而这种采样的输出是不确定且不可预见的，因而由采样器4根据采样结果所输出的信号就可以作为随机数的种子码，通过这种方式有利于增强智能卡的稳定性和安全性。
[0022]为能够获得更好的占空比，同时降低智能卡的功耗，如图3所示，本实施例的环形振荡器主要由顺序串接的第一反相器a、第二反相器b、第三反相器c和第四反相器d，第四反相器d的输出端连接于第一反相器a的输入端。以此构成环形振荡器的基本结构，本实施例的各个反相器可采用电流节约型反相器的结构，以最大限度地节省功耗。
[0023]由于环形振荡器是由偶数个反相器构成，为避免出现智能卡或随机数产生器锁死的危险，本实施例的环形振荡器还包括第一锁存器e和第二锁存器f;其中，第一锁存器e的两端分别连接于第一反相器a与第二反相器b之间和第三反相器c与第四反相器d之间，而第二锁存器f的两端则分别连接于第二反相器b与第三反相器c之间和第四反相器d与第一反相器a之间。
[0024]为最大限度地减少因电源抖动对整个随机数产生器造成负面影响，如图4所示，本实施例的偏置电路3包括第一 PMOS管Ml、第二 PMOS管M2、第三POMS管M3、第四PMOS管M4、第一耦合电容Cl和第二耦合电容C2;其中，第一PMOS管Ml的漏极和第二PMOS管M2的漏极同时作为电源连接端，第一 PMOS管Ml的源极连接第三PMOS管M3的源极、栅极连接第二 PMOS管M2的栅极，第二 PMOS管M2的源极通过第二耦合电容C2接地，第三PMOS管M3的漏极和第四PMOS管M4的漏极同时接地，第三PMOS管M3的栅极连接第四PMOS管M4的栅极，第四PMOS管M4的源极作为偏置电流的输出端与环形振荡器相连;第一親合电容Cl的一端同时与第一 PMOS管Ml的漏极及第二 PMOS管M2的漏极连接、另一端连接于第一 PMOS管Ml的栅极与第二 PMOS管M2的栅极之间。如此，偏置电流可由第二PMOS管M2镜像产生，以给环形振荡器进行供电，当电源VDD产生抖动时，由于第一耦合电容Cl的耦合，第一PMOS管Ml的栅极也产生同样的抖动，使得第一PMOS管Ml及第二PMOS管M2的漏极和源极保持恒定，镜像的电流保持不变，以此减少了电源VDD对电路的负面影响；而第二耦合电容C2则可保持对环形振荡器(具体为各个反相器)供电的稳定，减少抖动。
[0025]以上所述仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。
【主权项】
1.一种改良式非接触智能卡，它包括一随机数产生器，其特征在于:所述随机数产生器包括并行设置的第一振荡器和第二振荡器、连接于第一振荡器和第二振荡器的输入端的偏置电路以及连接于第一振荡器和第二振荡器的输出端的采样器，所述第一振荡器与第二振荡器为结构相同的环形振荡器； 所述偏置电路同时向第一振荡器和第二振荡器进行供电，所述第一振荡器通过采样器对第二振荡器的输出信号进行采样，所述采样器根据采样结果输出种子码。2.如权利要求1所述的一种改良式非接触智能卡，其特征在于:所述环形振荡器包括顺序串接的第一反相器、第二反相器、第三反相器和第四反相器，所述第四反相器的输出端连接于第一反相器的输入端。3.如权利要求2所述的一种改良式非接触智能卡，其特征在于:所述环形振荡器还包括第一锁存器和第二锁存器，所述第一锁存器的两端分别连接于第一反相器与第二反相器之间和第三反相器与第四反相器之间，所述第二锁存器的两端分别连接于第二反相器与第三反相器之间和第四反相器与第一反相器之间。4.如权利要求1-3中任一项所述的一种改良式非接触智能卡，其特征在于:所述偏置电路包括第一 PMOS管、第二 PMOS管、第三POMS管、第四PMOS管、第一耦合电容和第二耦合电容； 所述第一 PMOS管的漏极和第二 PMOS管的漏极同时作为电源连接端，所述第一 PMOS管的源极连接第三PMOS管的源极、栅极连接第二 PMOS管的栅极，所述第二 PMOS管的源极通过第二耦合电容接地，所述第三PMOS管的漏极和第四PMOS管的漏极同时接地，所述第三PMOS管的栅极连接第四PMOS管的栅极，所述第四PMOS管的源极作为偏置电流的输出端； 所述第一耦合电容的一端同时与第一 PMOS管的漏极及第二 PMOS管的漏极连接、另一端连接于第一 PMOS管的栅极与第二 PMOS管的栅极之间。
【文档编号】G06F21/77GK205563582SQ201620213206
【公开日】2016年9月7日
【申请日】2016年3月18日
【发明人】景在军, 曾云彬
【申请人】上海诚天智能卡有限公司