一种地址自分配系统的制作方法
【专利摘要】本实用新型公开了一种地址自分配系统，包括CPU、CMD数据总线、第一串行总线、状态总线和IO总线装置，所述CPU包含有CMD输出接口、响应输入接口和串行接口，所述IO总线装置包含有CMD输入接口、响应输出接口和IO总线串行接口，所述CPU的CMD输出接口经所述CMD数据总线与所述IO总线装置的CMD输入接口单向通信连接，所述IO总线装置的响应输出接口经所述状态总线与所述CPU的响应输入接口单向通信连接，所述CPU的串行接口通过所述第一串行总线与所述IO总线装置的IO总线串行接口双向通信连接。本实用新型中，降低了对CPU的要求，同时降低了生产成本。
【专利说明】
一种地址自分配系统
技术领域
[0001]本实用新型涉及总线通信技术领域，特别是涉及一种地址自分配系统。
【背景技术】
[0002]随着科学技术的高速发展和“工业4.0”概念的不断深入，现代工业向着更高的智能化和自动化方向发展，所需要的现场数据采集也就更加庞大，小微型PLC和现场分布式1的需求相应的增加。为了适应日益激烈的市场竞争，对成本的控制成了各个厂商的非常重要的任务
[0003]现有的背板总线技术大多米用FPGA(Field-Programmable Gate Array，现场可编程门阵列)或者专门的总线芯片进行控制，对CPU芯片的要求比较高，不满足低成本的要求。
【实用新型内容】
[0004]本实用新型提供一种地址自分配系统，以降低对CPU的要求，降低生产成本。
[0005]为了达到上述目的，本实用新型提供一种地址自分配系统，所述地址自分配系统中包括CPU、CMD数据总线、第一串行总线、第二串行总线和1总线装置，所述CPU包含有CMD输出接口、响应输入接口和串行接口，所述1总线装置包含有CMD输入接口、响应输出接口和1总线串行接口，所述CPU的CMD输出接口经所述CMD数据总线与所述1总线装置的CMD输入接口单向通信连接，所述1总线装置的响应输出接口经所述第二串行总线与所述CPU的响应输入接口单向通信连接，所述CPU的串行接口通过所述第一串行总线与所述1总线装置的1总线串行接口双向通信连接。
[0006]进一步地，所述CPU中包含有接收单元，所述1总线装置包含有检测响应单元，所述CPU的接收单元与所述响应输入接口电连接，所述1总线装置的检测响应单元与所述响应输出接口电连接。
[0007]进一步地，所述CPU中还包含有判断单元，所述判断单元与所述接收单元电连接，以根据经所述响应输入接口接收的信息确定是否需要继续经CMD数据总线发送CMD配置数据。
[0008]进一步地，所述第一串行总线为2条RS485串行总线。
[0009]进一步地，所述第二串行总线为状态总线。
[0010]与现有技术相比，本实用新型至少具有以下优点:
[0011]降低了对CPU的要求，同时降低了生产成本。
【附图说明】
[0012]图1是本实用新型所提供的地址自分配系统架构图。
[0013]附图标记:
[0014]1-CPU ； 2-101总线装置;3-102总线装置;4_10n总线装置;5-CMD数据总线;6-第二串行总线;7-第一串行总线。
【具体实施方式】
[0015]本实用新型提出一种地址自分配系统，其中，所述地址自分配系统中包括CPU、CMD数据总线、第一串行总线、第二串行总线和1总线装置，下面结合附图，对本实用新型【具体实施方式】进行详细说明。
[0016]如图1所示，所述CPU包含有CMD输出接口、响应输入接口和串行接口，所述1总线装置包含有CMD输入接口、响应输出接口和1总线串行接口，所述CPU的CMD输出接口经所述CMD数据总线与所述1总线装置的CMD输入接口单向通信连接，所述1总线装置的响应输出接口经所述第二串行总线与所述CPU的响应输入接口单向通信连接，所述CPU的串行接口通过所述第一串行总线与所述1总线装置的1总线串行接口双向通信连接。
[0017]其中，所述CPU中包含有接收单元，所述1总线装置包含有检测响应单元，所述CPU的接收单元与所述响应输入接口电连接，所述1总线装置的检测响应单元与所述响应输出接口电连接;所述CPU中还包含有判断单元，所述判断单元与所述接收单元电连接，以根据经所述响应输入接口接收的信息确定是否需要继续经CMD数据总线发送CMD配置数据。
[0018]进一步地，所述第一串行总线为2条RS485串行总线；所述第二串行总线为状态总线。
[0019]在具体的实施方式中，CPU经CMD数据总线向1l总线装置发送CMD配置指令，1l总线装置接收该CMD配置指令，确定该指令中所携带的电平为高电平还是低电平，当确定为高电平时，接收该配置指令中的地址，并进行地址配置，并经状态总线向CPU返回配置响应信息，该配置响应信息中包含有地址配置成功标识、以及高低电平信息；同时，将该CMD配置指令调整为高电平传送给102总线装置，由102总线装置继续配置。其中，若1l总线装置确定接收到的指令中的电平为低电平时，等待地址重新配置。
[0020]其中，状态总线为低电平时，表明没有后级的1总线装置，即当前1总线装置为最后一个。
[0021]CPU根据配置响应信息确定当前的1总线装置后是否还有1总线装置，若还有，则继续发送CMD配置指令，配置地址。其中，当CPU根据配置响应信息确定当前的1总线装置后没有1总线装置，即当前1总线装置为最后一个时，则地址配置完成。
[0022]其中，本实用新型装置的各个模块可以集成于一体，也可以分离部署。上述模块可以合并为一个模块，也可以进一步拆分成多个子模块。
[0023]本领域技术人员可以理解附图只是一个优选实施例的示意图，附图中的模块或流程并不一定是实施本实用新型所必须的。
[0024]本领域技术人员可以理解实施例中的装置中的模块可以按照实施例描述进行分布于实施例的装置中，也可以进行相应变化位于不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块，也可以进一步拆分成多个子模块。
[0025]上述本实用新型序号仅仅为了描述，不代表实施例的优劣。
[0026]以上公开的仅为本实用新型的几个具体实施例，但是，本实用新型并非局限于此，任何本领域的技术人员能思之的变化都应落入本实用新型的保护范围。
【主权项】
1.一种地址自分配系统，其特征在于，所述地址自分配系统中包括CPU、CMD数据总线、第一串行总线、第二串行总线和1总线装置，所述CPU包含有CMD输出接口、响应输入接口和串行接口，所述1总线装置包含有CMD输入接口、响应输出接口和1总线串行接口，所述CPU的CMD输出接口经所述CMD数据总线与所述1总线装置的CMD输入接口单向通信连接，所述1总线装置的响应输出接口经所述第二串行总线与所述CHJ的响应输入接口单向通信连接，所述CHJ的串行接口通过所述第一串行总线与所述1总线装置的1总线串行接口双向通信连接。2.如权利要求1所述的地址自分配系统，其特征在于，所述CPU中包含有接收单元，所述1总线装置包含有检测响应单元，所述CPU的接收单元与所述响应输入接口电连接，所述1总线装置的检测响应单元与所述响应输出接口电连接。3.如权利要求2所述的地址自分配系统，其特征在于，所述CPU中还包含有判断单元，所述判断单元与所述接收单元电连接，以根据经所述响应输入接口接收的信息确定是否需要继续经CMD数据总线发送CMD配置数据。4.如权利要求1所述的地址自分配系统，其特征在于，所述第一串行总线为2条RS485串行总线。5.如权利要求1所述的地址自分配系统，其特征在于，所述第二串行总线为状态总线。
【文档编号】G06F13/40GK205594625SQ201620312193
【公开日】2016年9月21日
【申请日】2016年4月15日
【发明人】王辉
【申请人】北京开疆智能自动化科技有限公司