一种高速传输的LXI数据采集器及其工作方法与流程

本发明涉及数据采集技术领域，特别是一种高速传输的lxi数据采集器及其工作方法。

背景技术：

在现代工业生产以及科学研究领域中，数据采集系统的应用越来越广泛，数据采集系统的主要任务是采集各种模拟量、开关量或数据流，将其转换成数字量，由计算机对采集的数据进行存储、分析、打印、处理等，如在工业生产和科学技术研究的各行业中，常常需要对各种数据进行采集，如液位、温度、压力、频率等信息的采集。

现有的lxi(lanbasedextensionsforinstrumentation，局域网技术在仪器领域的扩展)采集器分为两种类型，一种是低速即可满足要求的百兆网设备，多用于支持扫描类或低速采集设备；二是高速类(速度约40mb/s)采集器，需千兆网支持，且在采集器的采样速率或并行通道达到一定程度的时候，必须增加独立的本地缓存，使得设备的传输速度不能最大程度的发挥千兆网的能力，同时增加了设备的建造成本。

技术实现要素：

针对上述现有技术存在的问题，本发明提供一种传输速度可达到100mb/s、简化用户操作、提高设备性能、提高采集器的传输速度的高速传输的lxi数据采集器及其工作方法。

一种高速传输的lxi数据采集器，包括第一主板及与第一主板连接的第二主板。

所述的第一主板包括fpga芯片、第一dma控制器、第一fifo存储器、多路a/d转换电路及第一高速串行接口；所述的第一dma控制器及第一高速串行接口分别与fpga芯片连接；所述的多路a/d转换电路的信号输出端与fpga芯片的信号输入端连接；所述的第一fifo存储器的数据输入端与fpga芯片的信号输出端连接；所述的第一fifo存储器的数据输出端与第一dma控制器的输入端连接；所述的第一dma控制器的输出端与第一高速串行接口的输入端连接。

所述的第二主板包括第二高速串行接口、输出接口、第二dma控制器、第二fifo存储器及型号为atome3826的处理器；所述的输出接口、第二dma控制器及第二高速串行接口分别与处理器连接；所述的第二高速串行接口的信号输出端与处理器的信号输入端连接；所述的第二fifo存储器的数据输入端与处理器的输出端连接；所述的第二fifo存储器的数据输出端与第二dma控制器的输入端连接；所述的第二dma控制器的输出端与输出接口的输入端连接。

所述的第一高速串行接口的信号输出端通过高速串行总线与第二高速串行接口的信号输入端连接。

作为优选，所述的第一主板还包括分别与fpga芯片连接且依次串联的i/o接口、信号细分电路、信号放大电路及信号调理电路；所述的信号调理电路的信号输出端与多路a/d转换电路的信号输入端连接。

作为优选，所述的第一主板上还包括分别与fpga芯片连接的第一时钟电路及第一数据存储器；所述的第二主板上还包括分别与处理器连接的第二时钟电路及第二数据存储器。

作为优选，所述的第二主板的型号为mbt-2210。

作为优选，所述的第一高速串行接口与第二高速串行接口均为pci-e接口和/或usb3.0接口。

作为优选，所述的fpga芯片为ep3c40芯片。

作为优选，所述的第一dma控制器与第二dma控制器均为1个以上；每个第一dma控制器有唯一对应的一组第一fifo存储器；每个第二dma控制器有唯一对应的一组第二fifo存储器。

上述的高速传输的lxi数据采集器的工作方法，包括以下步骤：

1)采集多路原始数据流，将多路原始数据流由模拟信号转换成数字信号的多路数据流，通过fpga芯片并将多路数据流进行排序，然后为每路数据流添加数据标签后，将每路数据流及其对应的数据标签分别存入第一fifo存储器；

2)第一dma控制器读取步骤1)中存入第一fifo存储器中的数据块，并将读取的数据块传输至处理器；

3)处理器将步骤2)中得到的数据块存入第二fifo存储器，然后通过第二dma控制器进行还原后成为每路数据流及其对应的数据标签；

4)将步骤3)中还原的每路数据流分别通过输出接口传送至主控pc机。

与现有技术相比，本发明具有以下有益效果：

1)通过第一主板及第二主板的配合使用，采用开源硬件平台，提高了硬件的稳定性，降低了硬件的建设成本，解决了现有数据采集器的数据需要在完成采集后才能开始传输的问题，实现了边采集边传输，且解决了时延的问题，同时，引入并行控制信号模式，实现控制和数据传输并行处理，大幅度改善了采集器的性能；

2)采用高速串行接口pci-e接口和/或usb3.0接口及高速串行总线为数据传输路径，提高了采集器的传输速度，助力提升采集器的整体性能；

3)第一主板及第二主板中各个部件的配合使用，解决了多路并行采集的数据冲突问题，简化了用户操作，放弃了传统的缓存形式，采用fifo存储器和dma控制器实现直接的数据高速传输，使得设备性能有了极大的提高；

4)本发明中采集器的工作方法使得采集器的速度性能有明显提升，可更好地支持构建新一代的测试自动化平台，满足用户对快速得到测试结果的需求及对更高采样率的连续采集的需求，适于推广使用。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为实施例的结构框图。

图2为实施例的工作流程图。

具体实施方式

下面结合附图和实施例对本发明作进一步说明，本发明的实施方式包括但不限于下列实施例。

实施例

如图1所示，一种高速传输的lxi数据采集器，包括第一主板及与第一主板连接的第二主板。

第一主板包括fpga芯片、第一dma(directmemoryaccess)控制器、第一fifo(firstinfirstout，先进先出)存储器、多路a/d转换电路及第一高速串行接口；第一dma控制器及第一高速串行接口分别与fpga芯片连接；多路a/d转换电路的信号输出端与fpga芯片的信号输入端连接；第一fifo存储器的数据输入端与fpga芯片的信号输出端连接；第一fifo存储器的数据输出端与第一dma控制器的输入端连接；第一dma控制器的输出端与第一高速串行接口的输入端连接。本实施例中，第一主板还包括分别与fpga芯片连接的第一时钟电路及第一数据存储器；第二主板还包括分别与处理器连接的第二时钟电路及第二数据存储器；fpga芯片为精致便携、控制效率高的ep3c40芯片。

为了提高数据的传输效率，使用第一fifo存储器，即在第一fifo存储器为一个数据流及其对应的数据标签配有一个缓冲区，一个缓冲区就是专门用于传输数据的内存块；当向第一fifo存储器写入数据时，系统不直接将数据发送到外部设备，而是将数据发送到缓冲区形成数据块；缓冲区自动记录数据，当缓冲区满时，系统将数据继续发送到另一个缓冲区；当从第一fifo存储器中读取数据时，系统实际是从缓冲区中直接读取数据块；当缓冲区空闲时，系统从数据来源处自动读取数据，并读取尽可能多的数据充满缓冲区。

本实施例中，第一主板还包括分别与fpga芯片连接且依次串联的i/o接口、信号细分电路、信号放大电路及信号调理电路；i/o接口与信号细分电路连接；信号细分电路的信号输出端与信号放大电路的信号输入端连接；信号放大电路的信号输出端与信号调理电路的信号输入端连接；信号调理电路的信号输出端与多路a/d转换电路的信号输入端连接。

信号细分电路是采用电路的手段对周期性的测量信号进行插值提高仪器分辨力的一种方法；信号放大电路用于把微弱的信号放大的电路，用于增加电信号幅度或功率；信号调理电路用于把模拟信号变换为用于数据采集、控制过程、执行计算显示读出或其他目的的数字信号。

第二主板包括第二高速串行接口、输出接口、第二dma控制器、第二fifo存储器及型号为atome3826的处理器；输出接口、第二dma控制器及第二高速串行接口分别与处理器连接；第二高速串行接口的信号输出端与处理器的信号输入端连接；第二fifo存储器的数据输入端与处理器的输出端连接；第二fifo存储器的数据输出端与第二dma控制器的输入端连接；第二dma控制器的输出端与输出接口的输入端连接。本实施例中，第二主板还包括分别与处理器连接的第二时钟电路及第二数据存储器。

本实施例中，输出接口符合ivi(可交换虚拟仪器)联盟制定的hislip(high-speedlaninstrumentprotocol，高速以太网仪器协议)协议，大大改善了设备的传输速度；第二主板采用使用英特尔的首批开源嵌入式控制器、adiengineering生产的mbt-2210主板，mbt-2210主板采用intel的atome3826处理器，在linux系统内核基础上实现“高速引擎driver”。

第一高速串行接口的信号输出端通过高速串行总线与第二高速串行接口的信号输入端连接。本实施例中，第一高速串行接口与第二高速串行接口均为pci-e接口和/或usb3.0接口，由此来助力采集器提升性能。

本实施例中，第一dma控制器与第二dma控制器均为1个以上；每个第一dma控制器有唯一对应的一组第一fifo存储器；每个第二dma控制器有唯一对应的一组第二fifo存储器；由此很好地解决了多路并行采集的数据冲突问题，简化用户操作，放弃了传统的缓存形式；采用fifo存储器和dma控制器实现直接的数据高速传输，使得设备性能有了极大的提高；fifo存储器起到dma控制器与外设或存储器之间的缓冲器的作用；fifo存储器起到dma控制唯一对应，使得当资源紧张而不能完成数据传输时，fifo存储器可以提供数据流的暂存区，从而提高整体性能。

如图2所示，上述的高速传输的lxi数据采集器的工作方法，包括以下步骤：

1)采集多路原始数据流，将多路原始数据流由模拟信号转换成数字信号的多路数据流，通过fpga芯片并将多路数据流进行排序，然后为每路数据流添加数据标签后，将每路数据流及其对应的数据标签分别存入第一fifo存储器；

2)第一dma控制器读取步骤1)中存入第一fifo存储器中的数据块，并将读取的数据块传输至处理器；

3)处理器将步骤2)中得到的数据块存入第二fifo存储器，然后通过第二dma控制器进行还原后成为每路数据流及其对应的数据标签；

4)将步骤3)中还原的每路数据流分别通过输出接口传送至主控pc机。

这种数据流的工作方法解决了缓存式数据采集器的数据需要在完成采集后才能开始传输的问题，数据流的模式实现了边采集边传输，解决了时延的问题；同时，引入并行控制信号模式，实现控制和数据传输并行处理，大大改善设备的性能。

以上所述仅为本发明的优选实施例，实施例用于理解发明的结构、功能和效果，并不用于限制本发明的保护范围。本发明可以有各种更改和变化，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。