进一步保障本系统的故障及时发现，更好的应用于机载防撞系统，在其所应用的机载防撞系统的ACAS收发主机上专门设计有针对编码FPGA自检的点灯功能，即添加一个编码FPGA工作状态指示灯，当编码FPGA工作正常时，编码FPGA工作状态指示灯会闪亮；当编码FPGA工作不正常时，编码FPGA工作状态指示灯不亮或常亮。所以编码FPGA正常工作的情况下，当JSCPU判定S模式闭环自检和C模式闭环自检都故障时，可以判定为译码模块工作不正常。当JSCPU判定S模式闭环自检正常、C模式闭环自检故障时可以判定译码模块内部处理C模式自检的通路有故障；当JSCPU判定S模式闭环自检故障、C模式闭环自检正常时可以判定为译码模块内部处理S模式自检的通路有故障。该设计能有效的进行本系统自身的故障检测，具有意料不到的技术效果。
[0025]下面结合图3对ACAS收发主机数字信号环路自检系统的工作过程进行说明。
[0026]工作过程包括C模式自检过程、S模式自检过程、FZCPU将该自检结果上报给载机维护系统的过程。
[0027]C模式自检过程包括如下步骤:
Stepl JSCPU判断定时器是否到达，如果定时器到达，则进入Step2，如果未到，则继续等待。
[0028]本系统设置的自检频率是Is —次，该频率不会太快而影响各个模块的其他正常工作，也不会太慢而导致故障不能及时发现。具体频率也可根据实际情况设定。
[0029]St印2 JSCPU通过地址、数据总线下发C模式闭环自检命令给编码FPGA ；
St印3:编码FPGA收到该自检命令后，编码生成一个标准C模式应答码，(其中可包含约定好的飞机的高度信息)同时还会生成相关译码控制信号，包括距离门信号、发射框架信号、工作模式信号。
[0030]St印4:译码模块接收到编码FPGA的工作模式信号，进入C模式闭环自检解码模式，同时结合距离门信号、发射框架信号和应答码信号解码出相应的译码信息，准备好上传JSCPU的报表数据并向JSCPU发起传输译码数据的中断请求。
[0031]St印5:JSCPU接收到该中断请求后，根据事先约定好的报表长度，通过地址、数据总线从译码模块读取译码数据。
[0032]St印6 JSCPU将接收到的译码数据报表和事先约定好的飞机高度信息作比较，如果一致，则判定C模式闭环自检正常；否则判定C模式闭环自检故障。C模式闭环自检结束。
[0033]S模式自检过程包括如下步骤:
Stepl JSCPU通过地址、数据总线下发S模式闭环自检命令给编码FPGA。
[0034]St印2:编码FPGA收到该自检命令后，编码生成一个长112位的标准S模式应答码(其中可包含约定好的飞机相关高度，速度信息和飞机地址码信息)，同时还会生成一些控制信号，包括距离门信号、发射框架信号、工作模式信号。
[0035]St印3:译码模块接收到编码FPGA的工作模式信号，进入S模式闭环自检解码模式，同时结合距离门信号、发射框架信号和应答码信号解码出相应的译码信息，准备好上传JSCPU的报表数据并向JSCPU发起传输译码数据的中断请求；
Step4: JSCPU接收到该中断请求后，根据事先约定好的报表长度，通过地址、数据总线从译码模块读取译码数据；
Step5 JSCPU将接收到的译码数据报表和事先约定好的标准S模式应答码作比较，如果一致，则判定S模式闭环自检正常；否则判定S模式闭环自检故障。S模式闭环自检结束；Step6:JSCPU通过FPGA内部的RAM功能模块将该自检结果通过数据、地址总线传递给FZCPU;
应当可以理解，C模式的自检过程和S模式的自检过程并无前后之分。
[0036]自检过程是FZCPU该自检结果通过ARINC429数据总线或其他适合的通信方式(如无线通信)上报综合显示系统。
[0037]本发明的有益效果为:
本发明实现能自动、周期性、有效地实现ACAS收发主机的接收环路自检测，，并将自检结果上报载机维护系统进行故障显示和记录。并在机载防撞系统的整个工作阶段进行实时故障监测，可完成功能模块级故障定位，实现有效地故障隔离，便于维修保障，满足设备测试和维护需求。同时由于本发明利用主机固有硬件资源通过软件编程的方式实现，无需测试设备和人工介入，有效地节省了人力、物力成本，提高了设备的测试性和维修性，便于设备生产和维修。
【主权项】
1.ACAS收发主机数字信号环路自检系统，其特征在于，包括JSCPU、编码FPGA、译码模块、FZCPU ;所述JSCPU、译码模块、FZCPU分别与编码FPGA连接，译码模块与JSCPU连接，其中 JSCPU用于下发C模式闭环自检命令或S模式闭环自检命令给编码FPGA、接收译码数据、根据译码数据判断自检结果、将自检结果传送给FZCPU ; 编码FPGA用于编码生成标准C模式应答码、标准S模式应答码，并向译码模块发送控制?目息; 译码模块用于结合控制信息对标准C模式应答码、标准S模式应答码进行译码，并将译码数据传送给JSCPU ; FZCPU用于接收JSCPU的自检结果，并上报自检结果。2.如权利要求1所述的ACAS收发主机数字信号环路自检系统，其特征在于，所述译码模块中包括接口 FPGA、分别与接口 FPGA连接的C模式信号译码电路及S模式信号译码电路；其中，C模式信号译码电路包括顺次连接的C模式信号处理FPGA、C模式处理器，S模式信号译码电路包括顺次连接的S模式信号处理FPGA、S模式处理器。3.如权利要求1所述的ACAS收发主机数字信号环路自检系统，其特征在于，编码FPGA发送的控制信号包括距离门信号、发射框架信号、工作模式信号。4.机载防撞系统，包括ACAS收发主机，其特征在于，包括如权利要求1或2或3所述的ACAS收发主机数字信号环路自检系统。5.如权利要求3所述的机载防撞系统，其特征在于，所述ACAS收发主机设置有编码FPGA工作状态指示灯，当编码FPGA工作正常时，编码FPGA工作状态指示灯会闪亮，当编码FPGA工作不正常时，编码FPGA工作状态指示灯不亮或常亮。6.如权利要求4或5所述的机载防撞系统，其特征在于，还包括载机维护系统，FZCPU将自检结果的故障代码上报给载机维护系统。7.如权利要求1至3任一项所述的ACAS收发主机数字信号环路自检系统的自检方法，其特征在于，包括 c模式自检过程； S模式自检过程； FZCPU上报自检结果的过程； 其中: c模式自检过程包括如下步骤: Stepl: JSCPU判断定时器是否到达，如果定时器到达，则进入Step2，如果未到，则继续等待; Step2: JSCPU通过地址、数据总线下发C模式闭环自检命令给编码FPGA ； Step3:编码FPGA收到该自检命令后，编码生成一个标准C模式应答码，同时还会生成控制信号，所述控制信息包括距离门信号、发射框架信号、工作模式信号； St印4:译码模块接收到编码FPGA的工作模式信号，进入C模式闭环自检解码模式，同时结合距离门信号、发射框架信号和应答码信号解码出相应的译码信息，准备好上传JSCPU的报表数据并向JSCPU发起传输译码数据的中断请求； Step5:JSCPU接收到该中断请求后，根据事先约定好的报表长度，通过地址、数据总线从译码模块读取译码数据； Step6 JSCPU将接收到的译码数据报表和事先约定好的标准C模式应答码作比较，如果一致，则判定C模式闭环自检正常，否则判定C模式闭环自检故障； S模式自检过程包括如下步骤: Stepl JSCPU通过地址、数据总线下发S模式闭环自检命令给编码FPGA ; St印2:编码FPGA收到该自检命令后，编码标准S模式应答码，同时还会生成一些控制信号，所述控制信号包括距离门信号、发射框架信号、工作模式信号； St印3:译码模块接收到编码FPGA的工作模式信号，进入S模式闭环自检解码模式，同时结合距离门信号、发射框架信号和应答码信号解码出相应的译码信息，准备好上传JSCPU的报表数据并向JSCPU发起传输译码数据的中断请求； Step4:JSCPU接收到该中断请求后，根据事先约定好的报表长度，通过地址、数据总线从译码模块读取译码数据； Step5 JSCPU将接收到的译码数据报表和事先约定好的标准S模式应答码作比较，如果一致，则判定S模式闭环自检正常；否则判定S模式闭环自检故障。8.如权利要求7所述的ACAS收发主机数字信号环路自检系统的自检方法，其特征在于，FZCPU将自检结果通过ARINC429总线或无线通信方式上报给载机维护系统。9.如权利要求7所述的ACAS收发主机数字信号环路自检系统的自检方法，其特征在于，该系统的自检频率为Is/次。
【专利摘要】本发明公开了一种机载防撞系统、ACAS收发主机数字信号环路自检系统及方法，在不增加额外的硬件设备的条件下，利用设备原有组成模块JSCPU、编码FPGA、译码模块和FZCPU及其固有的通信渠道配合工作，软件编程实现。本发明实现能自动、周期性、有效地实现ACAS收发主机的数字信号环路自检测，并将自检结果上报载机维护系统进行故障显示和记录。并在机载防撞系统的整个工作阶段进行实时故障监测，可完成功能模块级故障定位，实现有效地故障隔离，便于维修保障，满足设备测试和维护需求。同时由于本发明利用主机固有硬件资源通过软件编程的方式实现，无需测试设备和人工介入，有效地节省了人力、物力成本，提高了设备的测试性和维修性，便于设备生产和维修。
【IPC分类】G08G5/04
【公开号】CN105070107
【申请号】CN201510418574
【发明人】郑红, 李洪伟
【申请人】四川九洲空管科技有限责任公司
【公开日】2015年11月18日
【申请日】2015年7月16日