一种抢答器的制造方法
【技术领域】
[0001]本发明涉及一种抢答器，属于电子电路领域。
【背景技术】
[0002]抢答器已成为各种大型竞赛中的常用物品之一。现有的抢答器主要有以下两种设计方法:一种是以单片机为核心设计抢答器，该方法主要通过软件查询确定抢答选手，尽管较为灵活，但成本较高，执行速度也较纯硬件慢；另一种是采用数字电路实现抢答器设计，该方法主要通过优先编码器确定强大选手，这种方法执行速度很快。
[0003]然而，在多人抢答时，可能会有多人同时按下抢答按键。采用优先编码器实现抢答器时，每个选手的抢答按键具有默认的优先级，而且无法改变。对于使用较低优先级按键的选手是不公平的。
【发明内容】
[0004]本发明的目的是提供一种抢答器，用以解决现有的采用优先编码器的抢答器对优先级低的选手不公平的问题。
[0005]为实现上述目的，本发明的方案包括一种抢答器，包括按键输入电路、主控制电路和锁存显示电路，所述主控制电路包括一个数据选择器、一个计数器和一个电平选择电路，所述按键输入电路包括若干个按键，各按键对应连接所述数据选择器的数据输入端，数据选择器的选择输入端对应连接锁存显示电路的数据输入端，数据选择器的输出端对应连接锁存显示电路的输入端，锁存显示电路的输出端对应连接计数器的控制输入端，计数器的数据输出端对应连接数据选择器的选择输入端，所述电平选择电路用于输出高电平或低电平，所述电平选择电路输出连接所述计数器的LD引脚。
[0006]所述锁存显示电路包括两个锁存器、一个全加器和一个显示电路，所述数据选择器的选择输入端对应连接第一锁存器的数据输入端，数据选择器的输出端对应连接第一锁存器的输入端和第二锁存器的输入端，第一锁存器的输出端对应连接全加器的输入端，全加器的输出端对应连接计数器的数据输入端，第一锁存器的输出端对应连接计数器的控制输入端，全加器的输出端对应连接显示电路的输入端。
[0007]所述数据选择器的输出端连接第一锁存器的一个输入引脚与时钟引脚和第二锁存器的一个输入引脚与时钟引脚，所述第一锁存器的一个输出引脚控制连接所述计数器的时钟使能引脚，所述计数器的LD引脚连接所述第二锁存器的复位引脚。
[0008]—个有源晶振连接到所述计数器的时钟引脚。
[0009]所述数据选择器的选择输入端连接到一个与非门，该与非门的输出端连接到所述计数器的清零引脚。
[0010]所述各按键输出连接到一个或门，该或门的输出端用于控制一个蜂鸣器的通电。
[0011]所述电平选择电路的输出端通过一个非门连接第一与门，所述或门的输出端也连接该第一与门，该第一与门的输出端用于控制一个蜂鸣器的通电。
[0012]所述抢答器还包括一个复位电路，所述复位电路连接到第二与门，所述与非门的输出端连接到第二与门，该第二与门的输出端连接到所述计数器的清零引脚。
[0013]所述抢答器还包括第三锁存器，所述按键输入电路的输出端对应连接该第三锁存器的数据输入端，所述第三锁存器每个输出引脚对应连接一个发光二极管，所述第一锁存器的复位引脚和第三锁存器的复位引脚连接所述复位电路，所述与非门的输出端连接该第三锁存器的时钟引脚。
[0014]该抢答器在使用时，在某一轮抢答时，某一个选手成功抢答，抢答完成后，将其优先级设置成最低，然后进行下一轮的抢答，这样能够保证抢答的相对公平，避免了每个选手的优先级自始至终不变而对较低优先级的选手不公平的情况。
【附图说明】
[0015]图1是抢答器的电路图。
【具体实施方式】
[0016]下面结合附图对本发明做进一步详细的说明。
[0017]本发明提供的抢答器包括按键输入电路、主控制电路和锁存显示电路，主控制电路包括一个数据选择器、一个计数器和一个电平选择电路，按键输入电路包括若干个按键，各按键对应连接数据选择器的数据输入端，数据选择器的选择输入端对应连接锁存显示电路的数据输入端，数据选择器的输出端对应连接锁存显示电路的输入端，锁存显示电路的输出端对应连接计数器的控制输入端，计数器的数据输出端对应连接数据选择器的选择输入端，电平选择电路用于输出高电平或低电平，电平选择电路输出连接计数器的LD引脚。电平选择电路输出高电平时，如果有选手按下按键，此时，锁存显示电路显示该选手的编号；当进行下一次抢答时，控制电平选择电路输出低电平，锁存上一个选手的编号，计数器从上一个选手的编号开始计数，即将上一个选手的优先级设置为最低，实现抢答的相对公平。
[0018]具体地，本实施例给出一种抢答器的具体电路，如图1所示，包括数据选择器74LS151、四位二进制计数器74LS163、三个锁存器，均为74LS273和全加器74LS283、输出显示电路为七段显示译码器74LS48。
[0019]按键输入电路由8个按键组成，每个按键对应一个选手，每个选手对应控制一个按键，8个按键的一端均连接+5V电源，另一端分别对应连接一个下拉电阻，同时分别连接数据器74LS151的数据输入引脚DO?D7。当按键均未按下时，数据选择器74LS151的数据输入引脚DO?D7均为低电平，当有按键按下时，该按下的按键对应的引脚输入高电平；数据选择器74LS151由其选择输入引脚A、B和C决定引脚Y输出DO?D7中的某一个数据。
[0020]按键输入电路的8个输出端连接锁存器2的输入引脚DO?D7，同时按键输入电路的8个输出端分别通过2个4位的或门D6和D7输出到一个2位的或门D8，该2位的或门D8的输出端连接锁存器2的时钟引脚CP，锁存器2的输出引脚QO?Q7分别对应连接一个发光二极管，当初始上电时，QO?Q7为0，8个发光二极管都熄灭；当有某个按键按下时，所对应的一个发光二极管点亮。锁存器2的复位引脚/MR连接由电阻RlO和电容Cl组成的上电复位电路。
[0021]数据选择器74LS151的选择输入引脚A、B和C分别对应连接锁存器I的输入引脚DO?D2，且选择输入引脚A、B和C分别对应连接计数器74LS163的输出引脚QO?Q2。数据选择器74LS151的输出引脚Y同时连接锁存器3的时钟引脚CP和数据输入引脚D0，当有按键按下时，该数据输入引脚DO由O变为1，使其输出QO为1，进而使七段显示译码器74LS48开始显不锁存的选手编号。
[0022]数据选择器74LS151的选择输入引脚A、B和C还连接三输入与非门D5的输入端，与非门D5输出连接二输入与门D3的一个输入引脚，二输入与门D3的另一个输入引脚连接由电阻RlO和电容Cl组成的复位电路。二输入与门D3输出连接四位二进制计数器74LS163的清零引脚CR，其功能主要是在系统上电时将四位二进制计数器74LS163的输出引脚QO?Q2清零，另外当四位二进制计数器74LS163计数到0111时，将QO?Q3复位为0000，从而将四位二进制计数器74LS163转变为三位二进制计数器。
[0023]另外，IMHz有源晶振输出连接四位二进制计数器74LS163的时钟引脚CP，作为该计数器的时钟源。
[0024]数据选择器74LS151的输出引脚Y同时连接锁存器I的数据输入引脚D3和时钟引脚CP。当初始上电时，锁存器I的数据输出引脚QO?Q3为O ;当有选手按下对应的按键后，数据选择器74LS151的输出引脚Y由O跳变为1，则锁存器I锁存74SL151的引脚A、B、C和Y的数据。
[0025]锁存器I的数据输出引脚QO?Q2分别对应连接全加器74LS283的引脚Al?A3，锁存器I的数据输出引脚Q3通过一个非门D4连接到四位二进制计数器74LS163的时钟使能引脚CEp和CEt0全加器74LS283的引脚BI连接+5V高电平，A4、B2?B4和CO连接低电平(接地)，从而将数据选择器74LS151的输出数据加1，并从全加器74LS283的输出引脚SI?S4输出。全加器74LS283的输出引脚SI?S4连接七段显示译码器74LS48的输入引脚A?D，七段显示译码器74LS48的输入引脚/BI连接锁存器3的输出引脚Q0。七段显示译码器74LS48的输出引脚a?g连接共阴极数码管的引脚a?g ;只有当选手按下抢答按键后，数据选择器74LS151的输出引脚Y才能由O变为I，七段显示译码器74LS48才能显示选手编号，否则一直显示O。
[0026]四位二进制计数器74LS163的LD引脚连接一个单刀双掷开关K9的公共端，K9的另两端分别连接上拉电阻Rll和地，电阻Rll的另一端连接+5V电源。开关K9、电阻Rll和地组成一个能够输出高电平和低电平的选择电路。四位二进制计数器74LS163的LD引脚同时连接非门Dl的输入端和锁存器3的复位引脚/^?，非门Dl输出连接二输入与门D2的一个输入端，以及数据选择器74LS151的使能引脚/E，或门D8输出连接二输入与门D2的另一个输入端。当单刀双掷开关K9拨到低电平时，系统处于准备状态，非门Dl输出高电平，将四位二进制计数器74LS163输入引脚DO?D3的数据加载到其输出引脚QO?Q3，同时二输入与门D2的输