出由二输入或门D8的输出引脚所决定，当有按键按下时，或门D8的输出引脚由O变为I，从而通过电阻R9和三极管Tl驱动蜂鸣器报警；当单刀双掷开关K9拨到高电平时，二输入与门D2的输出恒为0，不会驱动蜂鸣器报警。
[0027]全加器74LS283的输出引脚SI?S3同时连接四位二进制计数器74LS163的数据输入引脚DO?D2 ;初始上电时，使四位二进制计数器74LS163的输入引脚D2?DO为001，使四位二进制计数器74LS163从0001开始计数；当某个选手按键后，全加器74LS283的输出引脚SI?S3为选手编号数据加1，则单刀双掷开关K9从低电平拨到高电平后，四位二进制计数器74LS163将该数据加载到其输出引脚QO?Q2，从而改变了四位二进制计数器74LS163的计数初值。
[0028]以下给出该抢答器的一个具体应用:
[0029]假定第一次选手抢答时按下按键的顺序为K3 (同时K5)，K6，…;第二次选手抢答时按下按键的顺序仍为K3(同时Κ5)，Κ6，…。
[0030]抢答器的主要工作过程如下:
[0031]上电后，电阻RlO和电容Cl组成的复位电路将四位二进制计数器74LS163数据输出引脚QO?Q3清零；同时将锁存器2的输出引脚QO?Q7清零，从而熄灭发光二极管Tl?Τ8 ;同时将锁存器I的QO?Q3清零，从而使四位二进制计数器74LS163的引脚D3?DO为OOOl0
[0032]当单刀双掷开关Κ9拨到低电平时，系统处于准备状态，由于四位二进制计数器74LS163的引脚LD为低电平，故处于数加载状态，此时四位二进制计数器74LS163将其引脚D3?DO的数据加载到Q3?QO ;由于非门Dl的输出为高电平，关闭了数据选择器74LS151，使其输出Α、Β和C恒为O ;由于七段显示译码器74LS48的引脚/BI为低电平0，故数码管显示Oo
[0033]此时若有选手违规按键，比如Κ3(同时Κ5)按下，锁存器2锁存按键状态为00010100，从而点亮发光二极管Τ2和Τ4 ;同时二输入与门D2的输出为1，使蜂鸣器会发出一下报警声；主持人一旦听到一声报警声，即可根据发光二极管判别出违规选手，但此时数码管一直显示O。
[0034]当单刀双掷开关Κ9拨到高电平时，四位二进制计数器74LS163开始从001计数，由于按键Κ2没有按下，所以数据选择器74LS151的引脚Y —直保持低电平，数码管显示O ;四位二进制计数器74LS163计数到010时，由于Κ3按键按下，故数据选择器74LS151的引脚Y由O跳变到1，则四位二进制计数器74LS163的时钟使能引脚CEp和CEt为0，从而使四位二进制计数器74LS163处于保持状态，其输出QO?Q2保持不变；同时锁存器3输出1，锁存器I输出1010，全加器74LS283输出0011，数码管显示抢答的选手编号3。
[0035]此时，主持人确认选手3抢答成功后，进行下一次抢答时，先将单刀双掷开关Κ9拨到低电平，使数码管显示0，同时将锁存的刚才抢答成功的选手编号011，也就是全加器74LS283的输出加载到四位二进制计数器74LS163的输出QO?Q2 ;然后，主持人将单刀双掷开关Κ9拨到高电平，四位二进制计数器74LS163开始从011计数，也就是将刚才抢答成功的选手设置成了最低优先级，由于按键Κ4没有按下，所以数据选择器74LS151的引脚Y一直保持低电平，数码管显示O ;四位二进制计数器74LS163计数到100时，由于Κ5按键按下，故数据选择器74LS151的引脚Y由O跳变到1，则四位二进制计数器74LS163的时钟使能引脚CEp和CEt为0，从而使四位二进制计数器74LS163处于保持状态，其输出QO?Q2保持不变；同时锁存器3输出1，锁存器2输出1100，全加器74LS283输出0101，数码管显不抢答的选手编号5。
[0036]总之，该电路的执行速度很快，是ns级；按键按下弹起时间较长，是ms级。该电路采用扫描方式，计数器74LS163输出QO?Q2从O开始计时，最大到7，然后循环；计数器74LS163输出QO?Q2连接数据选择器74LS151的A、B和C，从而先后选择数据选择器74LS151的DO?D7，当A、B和C为OOO时，选择数据选择器74LS151的D0，当A、B和C为111时，选择数据选择器74LS151的D7，也就是选择了按键Kl?K8，即选手I?8 ;数据选择器74LS151的输出引脚Y输出的就是选中的DO?D7的值，只有有按键按下，Y才为1，否则为O ;只有Y为1，才能触发后面的全加器和显示译码器工作；由于计数器74LS163的输出范围为O?7，所以增加了全加器74LS283，全加器将计数器74LS163的输出值加1，从而对应选手编号I?8 ;系统工作后，即使单刀双掷开关K9重新扳到低电平，尽管显示译码器被清0，但由于锁存器的存在，全加器74LS283的输出SI?S4保持不变；当单刀双掷开关K9重新扳到高电平时，计数器74LS163从该值开始扫描，由于全加器已经将上次计数值加1，从而就实现了在某一个选手抢答成功后，将其优先级设置成最低，然后进行下一轮抢答，从而保证抢答的相对公平。
[0037]上述实施例中，抢答器还包括防止选手违规而设计的电路结构，包括每个按键对应的发光管和蜂鸣器以及各自的电路组成等，这是一种优化的实施方式，作为其他的实施例，这些电路结构还可以不设置。
[0038]以上给出了具体的实施方式，但本发明不局限于所描述的实施方式。本发明的基本思路在于上述基本方案，对本领域普通技术人员而言，根据本发明的教导，设计出各种变形的模型、公式、参数并不需要花费创造性劳动。在不脱离本发明的原理和精神的情况下对实施方式进行的变化、修改、替换和变型仍落入本发明的保护范围内。
【主权项】
1.一种抢答器，其特征在于，包括按键输入电路、主控制电路和锁存显示电路，所述主控制电路包括一个数据选择器、一个计数器和一个电平选择电路，所述按键输入电路包括若干个按键，各按键对应连接所述数据选择器的数据输入端，数据选择器的选择输入端对应连接锁存显示电路的数据输入端，数据选择器的输出端对应连接锁存显示电路的输入端，锁存显示电路的输出端对应连接计数器的控制输入端，计数器的数据输出端对应连接数据选择器的选择输入端，所述电平选择电路用于输出高电平或低电平，所述电平选择电路输出连接所述计数器的LD引脚。2.根据权利要求1所述的抢答器，其特征在于，所述锁存显示电路包括两个锁存器、一个全加器和一个显示电路，所述数据选择器的选择输入端对应连接第一锁存器的数据输入端，数据选择器的输出端对应连接第一锁存器的输入端和第二锁存器的输入端，第一锁存器的输出端对应连接全加器的输入端，全加器的输出端对应连接计数器的数据输入端，第一锁存器的输出端对应连接计数器的控制输入端，全加器的输出端对应连接显示电路的输入端。3.根据权利要求2所述的抢答器，其特征在于，所述数据选择器的输出端连接第一锁存器的一个输入引脚与时钟引脚和第二锁存器的一个输入引脚与时钟引脚，所述第一锁存器的一个输出引脚控制连接所述计数器的时钟使能引脚，所述计数器的LD引脚连接所述第二锁存器的复位引脚。4.根据权利要求2所述的抢答器，其特征在于，一个有源晶振连接到所述计数器的时钟引脚。5.根据权利要求3所述的抢答器，其特征在于，所述数据选择器的选择输入端连接到一个与非门，该与非门的输出端连接到所述计数器的清零引脚。6.根据权利要求2所述的抢答器，其特征在于，所述各按键输出连接到一个或门，该或门的输出端用于控制一个蜂鸣器的通电。7.根据权利要求6所述的抢答器，其特征在于，所述电平选择电路的输出端通过一个非门连接第一与门，所述或门的输出端也连接该第一与门，该第一与门的输出端用于控制一个蜂鸣器的通电。8.根据权利要求5所述的抢答器，其特征在于，所述抢答器还包括一个复位电路，所述复位电路连接到第二与门，所述与非门的输出端连接到第二与门，该第二与门的输出端连接到所述计数器的清零引脚。9.根据权利要求8所述的抢答器，其特征在于，所述抢答器还包括第三锁存器，所述按键输入电路的输出端对应连接该第三锁存器的数据输入端，所述第三锁存器每个输出引脚对应连接一个发光二极管，所述第一锁存器的复位引脚和第三锁存器的复位引脚连接所述复位电路，所述与非门的输出端连接该第三锁存器的时钟引脚。
【专利摘要】本发明涉及一种抢答器，包括按键输入电路、主控制电路和锁存显示电路，主控制电路包括一个数据选择器、一个计数器和一个电平选择电路。该抢答器在使用时，在某一轮抢答时，某一个选手成功抢答，抢答完成后，将其优先级设置成最低，然后进行下一轮的抢答，这样能够保证抢答的相对公平，避免了每个选手的优先级自始至终不变而对较低优先级的选手不公平的情况。
【IPC分类】G08B7/06
【公开号】CN105225377
【申请号】CN201510630948
【发明人】张海涛, 刘晓峰, 张蒙蒙
【申请人】河南科技大学
【公开日】2016年1月6日
【申请日】2015年9月29日