专利名称：用于半导体测试系统的模式发生器的制作方法
技术领域：
本发明涉及一种用于半导体测试设备的模式发生器，用于通过产生测试模式并将该模式应用到被测器件上来测试半导体存储器件，更具体地说，本发明涉及一种用于半导体测试设备的模式发生器及模式发生方法，用于随意产生变换请求信号，所述变换请求信号用于为在X和Y方向上具有不同存储单元数的存储器件中的特定存储单元变换读/写数据。
在利用半导体测试设备测试例如IC和LSI等半导体器件时，要在预定的测试时刻，在其合适的测试引脚上，给要测试的半导体IC器件提供由半导体测试系统中的模式发生器所产生的测试信号(测试模式)。半导体测试系统接收被测IC器件响应于该测试信号的输出信号。该输出信号在预定的时刻被选通信号选通(取样)，以便与期望输出数据比较，从而确定IC器件是否正确地工作。
在被测器件(DUT)是半导体存储器时，应用在DUT上的测试模式由地址数据、写数据和控制数据构成。在DUT的预定地址(存储单元)写入预定数据后，读取该地址的数据，以确定该存储器中存储的数据是否与该写数据相同。为测试半导体存储器，模式发生器所产生的测试模式包括不同的数据和控制信号，其中包括上述的地址数据、写数据和控制数据及用于在故障存储器中存储测试结果的期望数据、地址和数据等。
图1示出了具有模式发生器的典型半导体测试系统基本结构的例子。在本发明的上下文中，模式发生器可应用于专门为测试半导体存储器而构成的半导体测试系统，及为测试例如系统片上IC等、以存储块或存储磁心为其一部分的LSI而构成的半导体测试系统。
图1中，半导体测试系统包括产生定时时钟的定时发生器TG；产生包括各种地址数据和控制信号的测试模式的模式发生器PG；将测试模式进行波形格式化的格式控制器(波形格式化器)FC；用于连接被测器件(DUT)的引脚电子器件；用于比较DUT的输出与期望数据的数字(逻辑)比较器DC；以及用于存储测试结果以便进行故障分析的故障存储器FM，其中包括一个地址故障存储器AFM。
根据来自定时发生器TG的定时时钟，模式发生器PG产生将提供给格式控制器FC的测试模式，例如地址数据和控制信号。格式控制器FC通过引脚电子器件给DUT提供具有特定波形和定时的测试模式。模式发生器PG还在来自定时发生器TG的选通信号的定时，产生期望数据EXP，该数据将被提供给数字比较器DC，以便与来自DUT的数据进行比较。
在检测到DUT输出数据与期望数据EXP间不匹配时，比较器DC产生一个错误指示。该错误(故障)数据以来自模式发生器PG的地址数据所规定的相应于DUT地址的地址存储在故障存储器FM中(或地址故障存储器AFM中)。故障存储器FM中的错误数据可以表示器件输出引脚在选通点的实际值，或刚好可以是表示通过或故障的一位数据。测试工程师和设计工程师采用故障存储器FM中的错误数据，分析器件设计和功能的正确性。
正如所属领域技术人员所熟知的，存储器由大量存储单元构成，每个存储单元具有行(X)地址和列(Y)地址。在存储器测试中，一个重要测试项是检验各存储单元间是否存在相互干扰，有时称为“模式敏感性故障”或“相邻模式敏感性故障”。一般情况下，通过在特定存储单元中写入与相邻存储单元中的数据(例如为“0”)相反的数据(例如为“1”)来检测这种故障。在所有相邻单元都存储写数据“0”时，半导体测试系统监测该特定单元是否能正确地存储写数据“1”。
换言之，半导体测试系统中的模式发生器被设计为包括专用于存储器测试的功能，即，能够变换被测存储器件的特定存储单元(地址)的写数据。由于模式发生器中提供了这种数据变换功能，所以可以在不需要复杂测试程序的条件下，快速产生复杂的测试模式。
用于这种存储器测试的模式发生器PG，一般是用于产生包括将应用在DUT上的地址数据、写数据和控制数据的测试模式并具有算术功能的ALPG(算法模式发生器)。更具体说，该模式发生器产生将应用在例如地址引脚、数据引脚、和控制引脚等DUT引脚上的测试模式。控制数据的例子包括芯片使能(CE)、写使能(WE)、输出使能(OE)、行地址选通(RAS)和列地址选通(CAS)。模式发生器PG还产生期望模式EXP，该模式将提供给数字比较器DC，用于与从DUT读出的数据进行比较，还产生地址数据和用于控制地址故障存储器AFM以便在其中存储测试结果的控制数据。模式发生器PG还产生例如变换请求信号等控制信号，这也是以后将详细说明的本发明主题。
图2A是示出了模式发生器PG的基本结构的框图。该实例中，模式发生器由顺序控制器400、地址发生器200、数据发生器300和控制信号发生器100构成。如图1所示，模式发生器接收来自定时发生器TG的定时(基准)时钟，从而产生与基准时钟同步的测试模式(地址数据、写数据、控制数据等)。
地址发生器200产生地址数据200s，数据发生器300产生数据300s，控制信号发生器100产生控制信号100s。数据300s包括将进行详细解释的变换请求信号110s。如上所述，变换请求信号110s(图2B)将产生能够检测被测存储器件的“模式敏感性故障”或相邻模式敏感性故障“的测试模式。
在所有其它相邻存储单元的写数据都为“0”时，变换请求信号110s将为特定存储单元产生例如为“1”的写数据，反之亦然。一般情况下，该特定存储单元的位置在例如图4的阴影部分所示的对角线方向移动，以便有效检测“模式敏感性故障”。为进行这种测试，模式发生器PG产生逐一递增以便顺序访问各存储单元的地址数据，及对所有存储单元来说例如为“0”的写数据，和对于特定存储单元来说将写数据变换为“1”的变换请求信号。
图2B是模式发生器中与产生变换请求信号110s有关的主要部件的框图。应注意，该实例是本发明人和本发明的受让人的内部资料，并不是公众可以得到的信息。因此，图2B的实例并非反对本发明的现有技术。在图2B的实例中，X地址线和Y地址线的数量分别为16。图2B的变换请求信号电路包括对角变换设定寄存器10、累加器20、X与门32、Y与门34和比较器(异OR)40。
对角变换设定寄存器10是宽度为16位的寄存器，用于存储设定值，该设定值规定哪条对角线将被选择用作数据变换的特定存储单元的位置。累加器20是16位算术加法器，它从地址发生器200接收宽度为16位的Y地址数据，及从对角线变换设定寄存器10接收所述设定值，并输出16位数据的相加结果YA。该过程中，不使用相加得到的进位信号。
给X与门32的一个输入端提供最大X地址值，而为另一输入端提供X地址数据。为Y与门34的一个输入端提供最大Y地址值，而为另一输入端提供来自累加器20的相加结果YA。最大X地址值和最大Y地址值用作根据DUT的尺寸，限制宽度为16位的地址数据中的有效位宽的屏蔽数据。例如，在图3所示存储结构中，由于有效位宽是2位，二进制形式表示的屏蔽数据(最大地址值)为“0000,0000,0000,0011”，从而屏蔽高于头两位的数据位。
Y与门34为介于最大Y地址值和累加的16位输出数据YA间的每一位，产生通过逻辑AND得到的16位输出数据YB。输出数据YB(Y比较数据)提供给比较器40。X与门32为介于最大X地址值和宽度为16位的X地址数据间的每一位，产生通过逻辑AND得到的16位输出数据XA。输出数据XA(X比较数据)提供给比较器40。
比较器40接收宽度为16位的Y比较数据YB和宽度为16位的X比较数据XA，比较它们之间的每个对应位，仅在所有位彼此匹配时，产生变换请求信号。结果，DUT中特定存储单元的写数据被自动变换，并写入其中。此外，提供给数字比较器DC的期望数据也因而被变换，从而可以正确地执行与DUT的读出数据的逻辑比较。关于数据变换的信息被提供给地址故障存储器AFM，并用于故障分析。
因此，通过在对角变换设定寄存器10中定义设定值及例如最大地址数据等其它数据，可以产生上述的变换请求信号110s。所以，可以在不需要形成复杂模式程序的条件下，对存储单元阵列中任意对角线上的存储单元进行数据变换。
在以下的条件等式1中，对在图2B的框图中进行的用于产生变换请求信号110s的逻辑运算求和。
条件等式1(存储单元的Y地址＋对角变换设定值)AND最大Y地址值＝存储单元的X地址AND最大Y地址值图3A示出了相邻存储单元与对角线上用于在其中写入变换数据的特定存储单元间的关系的例子。该例子中，对角变换设定寄存器10中的设定值是“#3”，特定对角线上的存储单元由“#3”表示。
另外，以下条件等式2将变换与由条件等式1定义的对角线垂直的反向对角线上的数据。
条件等式2*(存储单元的Y地址＋对角变换设定值)AND最大Y地址值＝最大X地址值AND存储单元的Y地址这里，等式2前面的符号*表示位变换，其对表示紧跟在该标记后的括号内的相加结果的数据进行变换。图3B示出了相邻存储单元与反向对线角上在其中写入变换数据的特定存储单元间的关系。该例中，对角变换设定寄存器10中的设定值为“#3”，特定对角线上的存储单元由“#3”表示。图3B的对角线垂直于图3A的对角线。
下面将根据图2B所示的用于产生变换请求信号110s的电路图，说明对角变换操作的具体例子。为简化说明，下面针对被测存储器件具有图4所示的4×4存储单元阵列的情况进行说明。该过程中，变换存储单元阵列对角线上的特定存储单元的写数据。由于存储单元按4×4阵列排列，X地址和Y地址的最大值分别为“#3”。假定X地址和Y地址都开始于“#0”，对角变换设定寄存器10的设定值为“#3”。于是，通过屏蔽第三或更高位，而在以下过程中只考虑低两位。
根据上述条件，以下针对每个X、Y地址，说明用于确定由地址数据定义的存储单元的写数据是否应被变换的过程。该过程通过计算上述条件等式1的右侧和左侧进行，并在计算结果彼此匹配时，确定该地址的写数据应被变换。
首先，在存储单元的地址为(X，Y)＝(0，0)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址值”为(0＋3) AND 3＝3，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为0 AND 3＝0，左侧≠右侧。因此，不变换该存储单元的数据。注意，上述的“0＋3”为“00＋11”，为二进制“11”，所以上述的“(0＋3) AND 3”为“11 AND 11”，是二进制形式的“11”，即“3”。另外，注意，上述的“0 AND 3”是“00 AND 11”，是二进制形式的“00”，即“0”。以下的说明采用类似的规则。
第二，在下一存储单元的地址为(X，Y)＝(1，0)时，条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址”为(0＋3) AND 3＝3，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为1 AND 3＝1，由此看来，左侧≠右侧。因此，不变换该存储单元的数据。
第三，在存储单元的地址为(X，Y)＝(2，0)时，条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址”为(0＋3) AND 3＝3，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为2 AND 3＝2，由此看来，左侧≠右侧。因此，不变换该存储单元的数据。
第四，在存储单元的地址为(X，Y)＝(3，0)时，条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址”为(0＋3) AND 3＝3，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为3 AND 3＝3，由于看来左侧＝右侧。因此，变换该存储单元的数据。
第五，在存储单元的地址为(X，Y)＝(0，1)时，条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址”为(1＋3) AND 3＝0，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为0 AND 3＝0，由于看来左侧＝右侧。因此，变换该存储单元的数据。注意，上述的“1＋3”为“01＋11”，为二进制形式的“100”，通过屏蔽较高位，只有较低两位有效，所以上述的“(1＋3) AND 3”为“00AND 11”，为二进制形式的“00”，即“0”。以下说明采用类似规则。
第六，在存储单元的地址为(X，Y)＝(1，1)时，条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址”为(1＋3) AND 3＝0，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为1 AND 3＝1，由此看来，左侧≠右侧。因此，不变换该存储单元的数据。
第七，在存储单元的地址为(X，Y)＝(2，1)时，条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址”为(1＋3) AND 3＝0，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为2 AND 3＝2，由此看来，左侧≠右侧。因此，不变换该存储单元的数据。
第八，在存储单元的地址为(X，Y)＝(3，1)时，条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址”为(1＋3) AND 3＝0，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为3 AND 3＝3，由此看来，左侧≠右侧。因此，不变换该存储单元的数据。
第九，在存储单元的地址为(X，Y)＝(0，2)时，条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址”为(2＋3) AND 3＝1，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为0 AND 3＝0，由此看来，左侧≠右侧。因此，不变换该存储单元的数据。
第十，在存储单元的地址为(X，Y)＝(1，2)时，条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址”为(2＋3) AND 3＝1，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为1 AND 3＝1，由于看来左侧＝右侧。因此，变换该存储单元的数据。
第十一，在存储单元的地址为(X，Y)＝(2，2)时，条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址”为(2＋3) AND 3＝1，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为2 AND 3＝2，由此看来，左侧≠右侧。因此，不变换该存储单元的数据。
第十二，在存储单元的地址为(X，Y)＝(3，2)时，条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址”为(2＋3) AND 3＝1，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为3 AND 3＝3，由此看来，左侧≠右侧。因此，不变换该存储单元的数据。
第十三，在存储单元的地址为(X，Y)＝(0，3)时，条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址”为(3＋3) AND 3＝2，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为0 AND 3＝0，由此看来，左侧≠右侧。因此，不变换该存储单元的数据。
第十四，在存储单元的地址为(X，Y)＝(1，3)时，条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址”为(3＋3) AND 3＝2，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为1 AND 3＝1，由此看来，左侧≠右侧。因此，不变换该存储单元的数据。
第十五，在存储单元的地址为(X，Y)＝(2，3)时，条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址”为(3＋3) AND 3＝2，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为2 AND 3＝2，由于看来左侧＝右侧。因此，变换该存储单元的数据。
第十六，在存储单元的地址为(X，Y)＝(3，3)时，条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址”为(3＋3) AND 3＝2，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为3 AND 3＝3，由此看来，左侧≠右侧。因此，不变换该存储单元的数据。
从上述的计算结果来看，第四、第五、第十和第十五次计算的计算结果的左侧和右侧彼此匹配，结果，模式发生器PG输出变换请求信号110s。作为该变换请求信号110s的结果，特定存储单元的写数据被变换，如图4中阴影部分所示。注意，特定存储单元的位置处于阵列的对角线上(对角变换)，在评价存储器件的模式敏感性故障时认为这一点是有用的。
如上所述，图2B的电路图在产生包括模式变换运算的测试模式时有效。然而，在X和Y方向上存储单元数不同的情况下，会产生图2B的电路图不能一直正确工作的问题。换言之，这种类型的存储器件中，某些存储单元未被提供与相邻存储单元相反的写数据。下面结合图5和6介解释这种差异。
在图5和6的例子中，假定针对X和Y方向存储单元数不一致的情况即8×4个存储单元的情况，进行对角变换操作。在进行这种设定时，最大X地址值为#7，即，通过屏蔽第四或更高位而使低三位有效。最大Y地址值为#3，即通过屏蔽第三或更高位而使低两位有效，这与上述例子相同。
还假定X地址和Y地址都从0开始，对角变换设定寄存器10的设定值为“#3”，这与图4所示的上述例子相同。其写数据应变换的期望存储单元位置由图5中的交叉标记表示。图6示出了图2B所示电路的运算得到的实际存储单元位置。
根据上述条件，下面针对每个X，Y地址，说明用于确定由地址数据定义的存储单元的写数据是否应变换的过程。该过程通过计算上述条件等式1的右侧和左侧进行，并在计算结果彼此匹配时，确定该地址的写数据应被变换。
首先，由地址(X，Y)＝(0，0)至(X，Y)＝(3，0)得到的计算结果与参考图4的上述说明相同，所以这里不再对这些地址进行解释。
第二，在存储单元的地址为(X，Y)＝(4，0)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址值”为(0＋3) AND 3＝3，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为4 AND 7＝4，左侧≠右侧。因此，不变换该存储单元的数据。注意，由于右侧(X地址)低三位有效，上述“4 AND 7”为“100 AND 111”，为二进制形式的“100”即“4”。以下说明采用类似的规则。
第三，在存储单元的地址为(X，Y)＝(5，0)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址值”为(0＋3) AND 3＝3，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为5 AND 7＝5，左侧≠右侧。因此，不变换该存储单元的数据。
第四，在存储单元的地址为(X，Y)＝(6，0)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址值”为(0＋3) AND 3＝3，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为6 AND 7＝6，左侧≠右侧。因此，不变换该存储单元的数据。
第五，在存储单元的地址为(X，Y)＝(7，0)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址值”为(0＋3) AND 3＝3，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为7 AND 7＝7，左侧≠右侧。因此，不变换该存储单元的数据。
第六，由地址(X，Y)＝(0，1)至(X，Y)＝(3，1)计算的结果与以上结合图4说明的相同，所以不再对这些地址进行解释。
第七，在存储单元的地址为(X，Y)＝(4，1)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址值”为(1＋3) AND 3＝0，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为4 AND 7＝4，左侧≠右侧。因此，不变换该存储单元的数据。如图5所示，希望变换该存储单元的写数据，结果是与图2B的例子不同。
第八，在存储单元的地址为(X，Y)＝(5，1)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址值”为(1＋3) AND 3＝0，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为5 AND 7＝5，左侧≠右侧。因此，不变换该存储单元的数据。
第九，在存储单元的地址为(X，Y)＝(6，1)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址值”为(1＋3) AND 3＝0，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为6 AND 7＝6，左侧≠右侧。因此，不变换该存储单元的数据。
第十，在存储单元的地址为(X，Y)＝(7，1)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址值”为(1＋3) AND 3＝0，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为7 AND 7＝7，左侧≠右侧。因此，不变换该存储单元的数据。
第十一，由地址(X，Y)＝(0，2)至(X，Y)＝(3，2)计算的结果与以上结合图4说明的相同，所以不再对这些地址进行解释。
第十二，在存储单元的地址为(X，Y)＝(4，2)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址值”为(2＋3) AND 3＝1，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为4 AND 7＝4，左侧≠右侧。因此，不变换该存储单元的数据。
第十三，在存储单元的地址为(X，Y)＝(5，2)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址值”为(2＋3) AND 3＝1，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为5 AND 7＝5，左侧≠右侧。因此，不变换该存储单元的数据。然而，如图5所示，希望该存储单元的写数据被变换，从而导致了与图2B的例子的差异。
第十四，在存储单元的地址为(X，Y)＝(6，2)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址值”为(2＋3) AND 3＝1，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为6 AND 7＝6，左侧≠右侧。因此，不变换该存储单元的数据。
第十五，在存储单元的地址为(X，Y)＝(7，2)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址值”为(2＋3) AND 3＝1，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为7 AND 7＝7，左侧≠右侧。因此，不变换该存储单元的数据。
第十六，由地址(X，Y)＝(0，3)至(X，Y)＝(3，3)计算的结果与以上结合图4说明的相同，所以不再对这些地址进行解释。
第十七，在存储单元的地址为(X，Y)＝(4，3)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址值”为(3＋3) AND 3＝2，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为4 AND 7＝4，左侧≠右侧。因此，不变换该存储单元的数据。
第十八，在存储单元的地址为(X，Y)＝(5，3)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址值”为(3＋3) AND 3＝2，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为5 AND 7＝5，左侧≠右侧。因此，不变换该存储单元的数据。然后，如图5所示，希望该存储单元的写数据被变换，这导致了与图2B的例子不的差异。
第十九，在存储单元的地址为(X，Y)＝(6，3)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址值”为(3＋3) AND 3＝2，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为6 AND 7＝6，左侧≠右侧。因此，不变换该存储单元的数据。然而，如图5所示，希望变换该存储单元的写数据，结果导致了与图2B的例子的差异。
第二十，在存储单元的地址为(X，Y)＝(7，3)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND最大Y地址值”为(3＋3) AND 3＝2，条件等式的右侧“(存储单元的X地址AND最大X地址值)”为7 AND 7＝7，左侧≠右侧。因此，不变换该存储单元的数据。
从上述计算结果可以知道，由于第五、第七、第十三和第十九次计算的结果中，等式左侧和右侧不匹配，所以不能产生变换请求信号110s。因此，显然，在图6所示的四个希望的存储位置，无法进行合适的变换操作。所以，在被测存储器件具有X和Y方向单元数不同的存储单元阵列的情况下，产生了对角变换不能适当地起作用的问题。
为在所有希望变换的存储单元位置实现变换操作，需要形成复杂的测试程序，进而需要大量的时间和工作量。另外，由于采用测试程序的这种方法无法连续且自动地对被测存储器件进行读和写，所以测试速率明显下降，造成了存储器件生产成本的提高。
因此，本发明的目的是提供一种用于半导体测试系统的模式发生器，即便被测存储器件在行(X)和列(Y)方向上具有不同数量的存储单元，该模式发生器也能够正确地产生变换请求信号。
本发明另一目的是提供一种用于半导体测试系统的模式发生器，该模式发生器能够在不采用测试程序的条件下变换位于被测存储器件的特定对角线上的存储单元的写数据。
本发明另一目的是提供一种用于半导体测试系统的模式发生器，能够以高测试通过量和低成本测试半导体存储器件。
为了解决上述问题，在本发明中，半导体测试系统中用于产生测试半导体存储器件的测试模式的模式发生器包括一个变换请求信号电路，该电路用于以特定存储单元的位置在半导体存储器件中存储单元阵列的对角线上的方式，为DUT的每个特定存储单元产生变换请求信号，以便变换特定存储单元的写数据，其中行(X)和列(Y)中的存储单元数彼此不同。
在本发明中，即便被测存储器件的行(X)和列(Y)方向具有不同存储单元数，半导体测试系统也能够响应于模式发生器产生的地址数据和变换请求信号，正确地进行数据的变换操作。
模式发生器中的变换请求信号电路包括一个对角变换设定寄存器，用于存储定义存储单元阵列上对角线位置的设定值；一个累加器，用于将被测存储器件的Y地址数据与来自所述寄存器的设定值相加；一个被提供以累加器的输出、最大Y地址值和最大X地址值的Y与门；一个被提供以被测存储器件的X地址数据、最大Y地址值、最大X地址值的X与门；一个比较器，用于比较Y与门和X与门的输出，并在各与门的输出彼此匹配时，产生变换请求信号。
本发明再一方面是一种产生测试存储器件的测试模式的方法，该方法包括变换写数据的步骤。变换特定对角线上的存储单元的写数据的步骤(对角变换)根据以下等式进行等式3(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)＝存储单元的X地址AND(最大X地址值AND最大Y地址值)。
另一方面，本发明的产生测试模式的方法执行反向对角变换功能，其中的对角线垂直于等式3的对角线。变换该特定对角线上存储单元的写数据的过程(反向对角变换)根据以下等式进行等式4*(存储单元的X地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)＝存储单元的Y地址AND(最大X地址值AND最大Y地址值)。
这里，等式4前面的标记*表示位变换，其变换表示紧跟在标记后的括号内的相加结果的数据。
根据本发明，即便被测存储器件在X和Y方向具有不同数量的存储单元，半导体测试系统的模式发生器也能够产生变换请求信号。该模式发生器能够在不采用特定测试程序的条件下，变换存储器件的特定对角线上的存储单元的写数据。因此，本发明可以以高测试通过量和低成本提高存储器件的测试性能。
本发明可应用于任何半导体存储器件，例如独立存储器件或引入其它集成电路芯片的存储块，或嵌在一个片上系统中的存储磁心等。本发明可以变换相同行(X)和列(Y)结构或不同行(X)和列(Y)结构的存储器件的写数据。所属领域的技术人员可以理解，本发明的说明书中所用的列(X)和列(Y)是可以互换的。
图1是示出了包括模式发生器的半导体测试系统的基本结构的框图。
图2A是示出了模式发生器PG的基本结构的例子的框图。
图2B是构成常规技术的变换请求信号电路的基本构件的例子的框图，该常规技术是本发明人和受让人的内部资料，不能作为反对本发明的现有技术。
图3A和3B是示出了相邻存储单元与对角线上用于在其中写入变换数据的特定存储单元间的关系的例子的示图。
图4是示出了根据图2B所示电路图的条件等式的右侧和左侧与被测存储器件的存储单元阵列间相互关系的示图。
图5是示出了在存储器件的X和Y方向具有不同存储单元数时，对角线上其写入数据被变换的存储单元的位置的示图。
图6是示出了描述图2B所示电路的操作的条件等式的右侧和左侧与图5的存储器件中的存储单元阵列间的相互关系的示图。
图7是示出了构成引入本发明的模式发生器的变换请求信号电路的基本构件的例子的框图。
图8是示出了描述图7所示电路的操作的条件等式的右侧和左侧与图5的存储器件中的存储单元阵列间的相互关系的示图。
现参见图7，该图示出了根据本发明的模式发生器中的变换请求信号电路。图8的示意图中示出了采用图7所示电路图的本发明的效果。如图7和8所示，在存储器件的X(行)和Y(列)方向存储单元数不同时，可以正确地变换对角线上特定存储单元的写数据。
图7所示电路图用于在满足预定条件时产生变换请求信号110s。图1的例子具有与图2B类似的结构。与图2B的主要区别在于，另外为X与门32b提供最大Y地址值，另外为Y与门34b提供最大X地址值。其它部分与图2B所示的相同，所以这里不再进一步说明相同的部分。应注意，为方便解释起见而采用符号X(行)和Y(列)，本发明中X和Y可以随意互换。
Y与门34b在16位最大Y地址值、16位最大X地址值和16位宽Y地址信号间进行逻辑AND运算，其结果是，向比较器件40提供作为Y比较数据YB的16位输出。X与门32b在16位最大X地址值、16位最大Y地址值和16位宽X地址信号间进行的逻辑AND运算，其结果是，向比较器件40提供作为X比较数据XA的16位输出。
比较器40接收16位的Y比较数据YB和16位的X比较数据XA，比较它们之间的每个对应位，仅在所有位都匹配时，产生变换请求信号。该过程的结果是，DUT中特定存储单元的写数据被自动变换，并写入其中。此外，提供给数字比较器DC的期望数据被变换，从而能够正确地实现与DUT的读出数据的逻辑比较。关于数据变换的信息被提供给地址故障存储器AFM，以便用于故障分析。
在图7的结构下，利用以下条件等式3实现对角变换功能。
条件等式3(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)＝存储单元的X地址AND(最大X地址值AND最大Y地址值)。
另外，利用以下条件等式4可以实现对角线垂直于等式3的对角线时的反向对角变换功能。
条件等式4*(存储单元的X地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)＝存储单元的Y地址AND(最大X地址值AND最大Y地址值)。
这里，等式4前面的标记*表示应进行位变换以变换表示紧跟在标记后的括号内的相加结果的数据。
参照图8，根据图7所示电路图，即条件等式3，说明一个用于产生变换请求信号110s的对角变换操作过程的例子。以下说明是针对被测存储器件具有图5、6和8所示的8×4存储单元阵列的情况进行的。在该设置中，最大X地址是#7，即屏蔽第四或更高位，使低三位有效。最大Y地址是#3，即屏蔽第三或更高位，使低两位有效，这与上述例子相同。假定X地址和Y地址都开始于“#0”，对角变换设定寄存器10的设定值为“#3”。
根据上述条件，下面针对每个X和Y地址，说明用于确定由地址数据定义的存储单元的写数据是否应变换的过程。该过程通过计算上述条件等式3的右侧和左侧进行，并在计算结果彼此匹配时，确定该地址的写数据应被变换。图8中阴影部分表示根据本发明的模式发生器写数据被变换的存储单元位置。
首先，在存储单元的地址为(X，Y)＝(0，0)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(0＋3) AND 7 AND 3＝3，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为0 AND 7 AND 3＝0，左侧≠右侧。因此，不变换该存储单元的数据。
第二，在存储单元的地址为(X，Y)＝(1，0)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(0＋3) AND 7 AND 3＝3，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为1 AND 7 AND 3＝1，左侧≠右侧。因此，不变换该存储单元的数据。
第三，在存储单元的地址为(X，Y)＝(2，0)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(0＋3) AND 7 AND 3＝3，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为2 AND 7 AND 3＝2，左侧≠右侧。因此，不变换该存储单元的数据。
第四，在存储单元的地址为(X，Y)＝(3，0)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(0＋3) AND 7 AND 3＝3，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为3 AND 7 AND 3＝3，左侧＝右侧。因此，变换该存储单元的数据。
第五，在存储单元的地址为(X，Y)＝(4，0)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(0＋3) AND 7 AND 3＝3，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为4 AND 7 AND 3＝0，左侧≠右侧。因此，不变换该存储单元的数据。
第六，在存储单元的地址为(X，Y)＝(5，0)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(0＋3) AND 7 AND 3＝3，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为5 AND 7 AND 3＝1，左侧≠右侧。因此，不变换该存储单元的数据。
第七，在存储单元的地址为(X，Y)＝(6，0)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(0＋3) AND 7 AND 3＝3，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为6 AND 7 AND 3＝2，左侧≠右侧。因此，不变换该存储单元的数据。
第八，在存储单元的地址为(X，Y)＝(7，0)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(0＋3) AND 7 AND 3＝3，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为7 AND 7 AND 3＝3，左侧＝右侧。因此，变换该存储单元的数据。
第九，在存储单元的地址为(X，Y)＝(0，1)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(1＋3) AND 7 AND 3＝0，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为0 AND 7 AND 3＝0，左侧＝右侧。因此，变换该存储单元的数据。
第十，在存储单元的地址为(X，Y)＝(1，1)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(1＋3) AND 7 AND 3＝0，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为1 AND 7 AND 3＝1，左侧≠右侧。因此，不变换该存储单元的数据。
第十一，在存储单元的地址为(X，Y)＝(2，1)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(1＋3) AND 7 AND 3＝0，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为2 AND 7 AND 3＝2，左侧≠右侧。因此，不变换该存储单元的数据。
第十二，在存储单元的地址为(X，Y)＝(3，1)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(1＋3) AND 7 AND 3＝0，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为3 AND 7 AND 3＝3，左侧≠右侧。因此，不变换该存储单元的数据。
第十三，在存储单元的地址为(X，Y)＝(4，1)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(1＋3) AND 7 AND 3＝0，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为4 AND 7 AND 3＝0，左侧＝右侧。因此，变换该存储单元的数据。
第十四，在存储单元的地址为(X，Y)＝(5，1)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(1＋3) AND 7 AND 3＝0，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为5 AND 7 AND 3＝1，左侧≠右侧。因此，不变换该存储单元的数据。
第十五，在存储单元的地址为(X，Y)＝(6，1)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(1＋3) AND 7 AND 3＝0，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为6 AND 7 AND 3＝2，左侧≠右侧。因此，不变换该存储单元的数据。
第十六，在存储单元的地址为(X，Y)＝(7，1)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(1＋3) AND 7 AND 3＝0，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为7 AND 7 AND 3＝3，左侧≠右侧。因此，不变换该存储单元的数据。
第十七，在存储单元的地址为(X，Y)＝(0，2)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(2＋3) AND 7 AND 3＝1，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为0 AND 7 AND 3＝0，左侧≠右侧。因此，不变换该存储单元的数据。
第十八，在存储单元的地址为(X，Y)＝(1，2)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(2＋3) AND 7 AND 3＝1，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为1 AND 7 AND 3＝1，左侧＝右侧。因此，变换该存储单元的数据。
第十九，在存储单元的地址为(X，Y)＝(2，2)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(2＋3) AND 7 AND 3＝1，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为2 AND 7 AND 3＝2，左侧≠右侧。因此，不变换该存储单元的数据。
第二十，在存储单元的地址为(X，Y)＝(3，2)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(2＋3) AND 7 AND 3＝1，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为3 AND 7 AND 3＝3，左侧≠右侧。因此，不变换该存储单元的数据。
第二十一，在存储单元的地址为(X，Y)＝(4，2)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(2＋3) AND 7 AND 3＝1，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为4 AND 7 AND 3＝0，左侧≠右侧。因此，不变换该存储单元的数据。
第二十二，在存储单元的地址为(X，Y)＝(5，2)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(2＋3) AND 7 AND 3＝1，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为5 AND 7 AND 3＝1，左侧＝右侧。因此，变换该存储单元的数据。
第二十三，在存储单元的地址为(X，Y)＝(6，2)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(2＋3) AND 7 AND 3＝1，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为6 AND 7 AND 3＝2，左侧≠右侧。因此，不变换该存储单元的数据。
第二十四，在存储单元的地址为(X，Y)＝(7，2)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(2＋3) AND 7 AND 3＝1，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为7 AND 7 AND 3＝3，左侧≠右侧。因此，不变换该存储单元的数据。
第二十五，在存储单元的地址为(X，Y)＝(0，3)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(3＋3) AND 7 AND 3＝2，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为0 AND 7 AND 3＝0，左侧≠右侧。因此，不变换该存储单元的数据。
第二十六，在存储单元的地址为(X，Y)＝(1，3)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(3＋3) AND 7AND 3＝2，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为1 AND 7 AND 3＝1，左侧≠右侧。因此，不变换该存储单元的数据。
第二十七，在存储单元的地址为(X，Y)＝(2，3)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(3＋3) AND 7 AND 3＝2，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为2 AND 7 AND 3＝2，左侧＝右侧。因此，变换该存储单元的数据。
第二十八，在存储单元的地址为(X，Y)＝(3，3)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(3＋3) AND 7 AND 3＝2，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为3 AND 7 AND 3＝3，左侧≠右侧。因此，不变换该存储单元的数据。
第二十九，在存储单元的地址为(X，Y)＝(4，3)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(3＋3) AND 7 AND 3＝2，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为4 AND 7 AND 3＝0，左侧≠右侧。因此，不变换该存储单元的数据。
第三十，在存储单元的地址为(X，Y)＝(5，3)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(3＋3) AND 7 AND 3＝2，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为5 AND 7 AND 3＝1，左侧≠右侧。因此，不变换该存储单元的数据。
第三十一，在存储单元的地址为(X，Y)＝(6，3)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(3＋3) AND 7 AND 3＝2，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为6 AND 7 AND 3＝2，左侧＝右侧。因此，变换该存储单元的数据。
第三十二，在存储单元的地址为(X，Y)＝(7，3)时，该条件等式的左侧“(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)”为(3＋3) AND 7 AND 3＝2，条件等式的右侧“存储单元的X地址AND(最大X地址值AND最大Y地址值)”为7 AND 7 AND 3＝3，左侧≠右侧。因此，不变换该存储单元的数据。
从上述的计算结果来看，第四、第八、第九、第十三、第十八、第二十二、第二十七和第三十一次计算的左侧和右侧彼此匹配，于是，图7所示的电路产生变换请求信号110s，因而满足了图8中阴影部分所示的希望的变换操作。注意，变换写数据的存储单元的位置处于存储单元阵列的各对角线上，该位置可以通过改变图7中对角变换设定寄存器10中的设定值而改变。
以上说明是针对执行在图7所示电路中实施的条件等式3进行的。本发明并不限于上述具体例子。例如，可以实现由条件等式4定义的反向对角变换操作，该反向对角变换操作设立了垂直于条件等式3的对角线的对角线。
如上所述，根据本发明，即便被测存储器件的X和Y方向的存储单元数不同，用于半导体测试系统的模式发生器也能够正确地产生变换请求信号。该模式发生器能够在不采用特定测试程序的条件下，变换存储器件的特定对角线上的存储单元的写数据。因此，本发明可以以高测试通过量和低成本来提高存储器件的测试性能。
本发明可应用于任何半导体存储器件，例如独立存储器件或引入其它集成电路芯片的存储块，或嵌在芯片上系统中的存储磁心等。本发明可以变换相同行(X)和列(Y)结构或不同行(X)和列(Y)结构的存储器件的写数据。所属领域的技术人员可以理解，本发明的说明书中所用的列(X)和列(Y)是可以互换的。
尽管只具体示出了和说明了优选实施例，但应理解，在上述教导下，在不背离本发明的精神和想要的范围的情况下，在所述书的权限范围内，本发明可以有许多改进和变化。
权利要求
1.一种半导体测试系统中的模式发生器，用于产生测试半导体存储器件的测试模式，包括一个变换请求信号电路，该电路用于为被测存储器件的每个特定存储单元产生一个变换请求信号，以便变换写数据；其中特定存储单元的位置处于半导体存储器件中存储单元阵列的对角线上，其中行(X)和列(Y)中的存储单元数彼此不同。
2.根据权利要求1的半导体测试系统中的模式发生器，其中变换请求信号电路包括一个对角变换设定寄存器，用于存储一个设定值，所述设定值用于定义存储单元阵列上对角线位置；一个累加器，用于将被测存储器件的Y地址数据与来自所述寄存器设定值相加；一个被提供以累加器的输出、最大Y地址值和最大X地址值的Y与门；一个被提供以被测存储器件的X地址数据、最大Y地址值、最大X地址值的X与门；以及一个比较器，用于比较Y与门和X与门的输出，并在Y与门和X与门的输出彼此匹配时，产生变换请求信号。
3.根据权利要求1的半导体测试系统中的模式发生器，其中对变换请求信号电路进行操作以对被测存储器件的每个地址执行以下等式(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)＝存储单元的X地址AND(最大X地址值AND最大Y地址值)其中在等式的右侧和左侧结果彼此匹配时，变换请求信号电路产生变换请求信号，从而变换被测存储器件的特定存储单元的写数据。
4.根据权利要求1的半导体测试系统中的模式发生器，其中对变换请求信号电路进行操作以对被测存储器件的每个地址执行以下等式*(存储单元的X地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)＝存储单元的Y地址AND(最大X地址值AND最大Y地址值)这里，等式4前面的标记*表示位变换，用于变换表示紧跟在标记后的括号内的相加结果的数据，其中在等式的右侧和左侧结果彼此匹配时，变换请求信号电路产生变换请求信号，从而变换被测存储器件的特定存储单元的写数据。
5.根据权利要求1的半导体测试系统中的模式发生器，产生用于访问被测存储器件和设置于半导体测试系统中用于存储测试结果的故障存储器的地址数据，用于控制被测存储器件的操作的控制数据，以及被写入被测存储器件中由地址数据定义的地址上的写数据；其中响应于变换请求信号而被变换的写数据，还作为期望数据被发送到半导体测试系统中的逻辑比较器，以便与被测存储器件的输出数据进行比较。
6.根据权利要求1的半导体测试系统中的模式发生器，产生用于访问被测存储器件和半导体测试系统中用于存储测试结果的故障存储器的地址数据，用于控制被测存储器件和故障存储器的操作的控制数据，以及被写入被测存储器件中的由地址数据定义的地址上的写数据；其中响应于变换请求信号而被变换的写数据，还作为期望数据被发送到半导体测试系统中的逻辑比较器，以便与被测存储器件的输出数据进行比较，关于数据变换的信息被提供给故障存储器并存储于其中。
7.一种为半导体测试系统产生测试模式以便测试半导体存储器件的方法，包括通过对被测存储器件的每个地址执行以下等式而产生一个变换请求信号的步骤(存储单元的Y地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)＝存储单元的X地址AND(最大X地址值AND最大Y地址值)其中在等式的右侧和左侧结果彼此匹配时，变换请求信号电路产生一个变换请求信号，从而变换被测存储器件中由等式中的X和Y地址定义的特定存储单元的写数据。
8.一种为半导体测试系统产生测试模式以便测试半导体存储器件的方法，包括通过对被测存储器件的每个地址执行以下等式而产生一个变换请求信号的步骤*(存储单元的X地址＋对角变换设定值)AND(最大X地址值AND最大Y地址值)＝存储单元的Y地址AND(最大X地址值AND最大Y地址值)这里，等式4前面的标记*表示位变换，用于变换表示紧跟在标记后的括号内的相加结果的数据，其中在等式的右侧和左侧结果彼此匹配时，变换请求信号电路产生一个变换请求信号，从而变换被测存储器件中由等式中的X和Y地址定义的特定存储单元的写数据。
全文摘要
一种通过产生和应用测试模式来测试半导体存储器件的半导体测试系统模式发生器。该模式发生器能够随意地产生变换请求信号,以便变换被测存储器件的特定存储单元的读/写数据,所述被测存储器件的X(行)和Y(列)方向具有不同的存储单元数。特定存储单元的位置处于被测存储器件中存储单元阵列的对角线上,或与所述对角线垂直的反向对角线上。
文档编号G11C29/56GK1336553SQ0111898
公开日2002年2月20日 申请日期2001年5月18日 优先权日2000年5月19日
发明者松井鹤人 申请人:株式会社鼎新