专利名称：一种sram型fpga配置区仿真故障注入方法
技术领域：
本发明涉及电子设备可靠性设计技术，具体涉及一种SRAM型FPGA配置区仿真故障注入方法。
背景技术：
Xilinx公司生成的SRAM型FPGA器件的配置区存储该器件的配置数据，而配置区采用SRAM型工艺，它在实际工作过程中可能因外部工作环境的干扰(如电压突变、电磁脉冲干扰、高能粒子撞击等)而使其存储的数据内容发生改变，从而影响FPGA内部逻辑的正常运行。正因为配置区受外界干扰的脆弱性，在使用SRAM型FPGA的电路中，必需采用各种设计措施保证FPGA工作的可靠性，如三模冗余、定时擦洗等，而为了验证上述措施的有效性，需要构建具有故障数据的FPGA配置区，而故障数据的构建方式往往又需要进行各种 EMC实验、环境实验甚至是辐照实验来获得，但是采用实验方式来配置故障数据需要耗费大量实验费用，成本高，而且故障数据的配置可控性差，覆盖性也不佳。
发明内容
有鉴于此，本发明提供了一种SRAM型FPGA配置区仿真故障注入方法，能够通过故障数据注入的方式实现故障数据配置，不需要进行大量实验，降低了成本，而且由于是注入故障数据，因此故障数据的配置可控性好，覆盖性也可以得到控制。该方案是这样实现的一种SRAM型FPGA配置区仿真故障注入方法，包括步骤1、采用Xilinx下载线连接计算机并口和SRAM型FPGA的JTAG 口 ；步骤2、计算机根据SRAM型FPGA的数据手册，解析FPGA配置区结构和配置文件结构，计算出待注入故障位置A处于哪个配置帧记为配置帧F，以及计算出配置帧F在FPGA 配置区的地址和配置帧F的数据部分在FPGA配置文件中的位置；然后从FPGA配置文件中提取配置帧F的数据部分；步骤3、将提取的配置帧数据部分中故障注入位置A的数据修改为故障数据；步骤4、根据FPGA的配置帧格式以及步骤2确定的配置帧地址，将修改后的配置帧数据形成配置帧；计算机采用并口模拟JTAG时序，通过JTAG 口将形成的配置帧写入FPGA 配置区。较佳地，步骤4所述采用并口模拟JTAG时序，通过JTAG 口将形成的配置帧写入 FPGA配置区的具体步骤包括第1步通过并口模拟时序控制，控制JTAG 口进入SHIFT4R状态；第2步在SHIFT-IR状态下向JTAG 口写入CFG_IN指令；第3步控制JTAG 口进入SHIFT-DR状态；第4步在SHIFT-DR状态下向FPGA配置区写入配置帧地址和配置帧数据，在写入配置帧全部数据后，执行第5步；第5步控制JTAG状态机进入逻辑复位状态。有益效果(1)本发明采用计算机向FPGA的配置区任意位置写入故障数据实现故障注入，不需要通过实验方式来配置故障数据，不需要进行大量实验，降低了成本，而且由于是注入故障数据，因此故障数据的配置可控性好，覆盖性也可以得到控制。(2)在向配置区写入故障数据时，只需要写入故障位置所处的配置帧的单帧数据即可，不必像Xilinx全部重配置流程那样向JTAG 口写入关断指令、再写入数据、随后再写入启动指令，因此不会令FPGA中断正常工作，可以保持FPGA工作的连续性。(3)故障写入所需单独硬件平台只需一根Xilinx并口下载电缆和一台带并口的计算机机。
图1为本发明SRAM型FPGA配置区仿真故障注入方法流程图。图2为本发明故障注入硬件的连接框图。图3为本发明Xilinx并口下载电缆的连接示意图。图4为SRAM型FPGA配置区结构示意图。图5为SRAM型FPGA配置区帧地址组成示意图。图6为JTAG接口状态转移图。图7为本发明故障注入处理流程图。
具体实施例方式SRAM型FPGA器件都具备有JTAG接口，通过JTAG接口可以对FPGA进行配置，配置过程既可以写入正确的数据，也可以有意地向配置区任意位置写入故障数据，而且配置过程也可以不必中断FPGA的正常工作。当通过JTAG 口向SRAM型FPGA的配置区写入故障数据时，与外界干扰造成配置区故障的结果是一致的，因此可以采用JTAG 口注入配置区故障数据的方法模拟实际干扰可能导致的故障，评价SRAM型FPGA电路的可靠性。采用JTAG注入故障，只需按JTAG接口的电平、时序要求向接口输入故障数据，这一部分工作可由计算机软件配合Xilinx下载电缆的方式完成，与前述EMC实验、环境实验等方式相比，注入方式实现简单、成本低廉，而且注入区域的覆盖性完备，在FPGA电路可靠性验证方面具备良好的应用前景。下面结合附图并举实施例，对本发明进行详细描述。图1为本发明SRAM型FPGA配置区仿真故障注入方法的流程图。步骤101 如图2所示，采用Xilinx下载电缆连接计算机并口以及FPGA的JTAG□。图3为Xilinx并口下载电缆连接的原理图，下载电缆的JTAG端直接通过标准的 JTAG插接件连接FPGA的JTAG 口 JTAG信号主要包括TD0、TDI、TCK和TMS。在下载电缆的另一端JTAG 口的TDO信号连接并口的13脚，TDO的选通信号PROG连接并口的6脚，TDI 信号连接并口的2脚，TDI信号的选通信号CTRL连接并口的5脚，同时CTRL也作为TCK和TMS的选通信号，TCK信号连接并口的3脚，TMS信号连接并口的4脚。可以使用计算机控制在并口管脚上产生高、低电平，借以产生符合JTAG接口要求的时序。步骤102 计算机根据FPGA的数据手册，解析SRAM型FPGA配置区结构以及FPGA 配置文件结构，计算出待注入故障位置A处于哪个配置帧，记为配置帧F，以及计算出配置帧F在FPGA配置区的地址和配置帧F的数据部分在FPGA配置文件中的位置；然后从FPGA 配置文件中提取配置帧F的数据部分。SRAM型FPGA的配置区由图4所示的若干单大列结构组成，每列又有若干个小列组成，每个小列承载一个配置帧的数据。以)(C2V3000为例，列划分为GCLK列、IOB列、IO互联列、CLB列、RAM列、RAM互联列等共6种类型，其中每一种列又包括数目不等的配置帧，详见表1。
权利要求
1.一种SRAM型FPGA配置区仿真故障注入方法，其特征在于，包括 步骤1、采用Xilinx下载线连接计算机并口和SRAM型FPGA的JTAG 口 ；步骤2、计算机根据SRAM型FPGA的数据手册，解析FPGA配置区结构和配置文件结构， 计算出待注入故障位置A处于哪个配置帧记为配置帧F，以及计算出配置帧F在FPGA配置区的地址和配置帧F的数据部分在FPGA配置文件中的位置；然后从FPGA配置文件中提取配置帧F的数据部分；步骤3、将提取的配置帧数据部分中故障注入位置A的数据修改为故障数据； 步骤4、根据FPGA的配置帧格式以及步骤2确定的配置帧地址，将修改后的配置帧数据形成配置帧；计算机采用并口模拟JTAG时序，通过JTAG 口将形成的配置帧写入FPGA配置区。
2.如权利要求1所述的方法，其特征在于，步骤4所述采用并口模拟JTAG时序，通过 JTAG 口将形成的配置帧写入FPGA配置区的具体步骤包括第1步通过并口模拟时序控制，控制JTAG 口进入SHIFT4R状态； 第2步在SHIFT4R状态下向JTAG 口写入CFG_IN指令； 第3步控制JTAG 口进入SHIFT-DR状态；第4步在SHIFT-DR状态下向FPGA配置区写入配置帧地址和配置帧数据，在写入配置帧全部数据后，执行第5步；第5步控制JTAG状态机进入逻辑复位状态。
全文摘要
本发明公开了一种SRAM型FPGA配置区仿真故障注入方法，采用Xilinx下载线连接计算机并口和FPGA的JTAG口；计算机计算出待注入故障位置A处于哪个配置帧记为配置帧F，以及计算出配置帧F在FPGA配置区的地址和配置帧F的数据部分在FPGA配置文件中的位置；从FPGA配置文件中提取配置帧F的数据部分并进行故障数据的修改；根据FPGA的配置帧格式以及步骤2确定的配置帧地址，将修改后的配置帧数据形成配置帧，计算机采用并口模拟JTAG时序，通过JTAG口将配置帧写入FPGA配置区。使用本发明不需要进行大量实验，降低了成本，故障数据的配置可控性好，覆盖性也可以得到控制。
文档编号G11C29/08GK102509561SQ201110301018
公开日2012年6月20日 申请日期2011年9月29日 优先权日2011年9月29日
发明者张新奎, 杨志群, 童亚钦 申请人:中国航天科技集团公司第五研究院第五一三研究所