补偿电路和补偿方法与流程

本申请要求2015年10月27日提交给韩国知识产权局的申请号为10-2015-0149543的韩国专利申请的优先权，其通过引用整体合并于此。

技术领域

各种实施例总体而言涉及一种补偿电路和补偿方法，更具体地，涉及一种用来同时开始熔丝比较和补偿操作且立即停止针对不需要补偿操作的区域的熔丝比较的补偿电路和补偿方法。

背景技术：

包括用于数据写入的存储单元的存储器件执行用于将数据写入至存储单元中的操作或从存储单元读取数据的操作。

存储单元耦接在字线和与字线交叉的位线之间以储存电荷。储存在存储单元中的电荷被放大到位线与互补位线之间的电压差，使得数据被读取。

感测放大器可以耦接到包括位线和互补位线的位线对。感测放大器执行用于放大这种电压差的操作，其中构成感测放大器的半导体元件因为工艺变化或操作温度而执行不理想的操作。因此，在构成感测放大器的半导体元件之中可能会发生偏移。在将从位线对读取的电压差转换为数据的过程中，感测放大器中发生的偏移会对有效的感测裕度有影响。

技术实现要素：

在根据各种实施例的补偿电路和补偿方法中，响应于激活命令来开始补偿操作以消除偏移，或者保证有效的感测裕度。并行地执行补偿操作和熔丝比较，导致最终激活字线所需的时间(例如t_RCD)的减少。

在根据各种实施例的补偿电路和补偿方法中，当正在执行补偿操作时熔丝比较完成时，停止针对未选中字线的补偿操作。因此，可以使当在熔丝比较完成之前对耦接到冗余区的所有感测放大器执行补偿操作时可能发生的功耗最小化。

在一个实施例，一种补偿电路包括：存储单元阵列，包括正常区和冗余区，冗余区 用于修复正常区中出现的缺陷；补偿时间控制电路，补偿时间控制电路响应于激活命令来针对耦接到正常区和冗余区的感测放大器激活补偿开始信号；以及补偿控制信号发生电路，补偿控制信号发生电路响应于补偿开始信号来开始补偿操作，以及响应于熔丝比较完成脉冲和比较地址来终止针对耦接到未选中字线的感测放大器的补偿操作。

在另一实施例中，一种补偿方法包括以下步骤：响应于激活命令来针对与存储单元阵列中的由地址指示的选中字线和冗余区耦接的感测放大器激活补偿开始信号；响应于激活命令而基于地址执行熔丝比较以得出比较地址，以及当得出了比较地址时产生熔丝比较完成脉冲；以及响应于补偿开始信号来开始补偿操作，以及响应于熔丝比较完成脉冲来停止针对耦接到未选中字线的感测放大器的补偿操作。

在根据各种实施例的补偿电路和补偿方法中，响应于激活命令来同时执行用于判断是否修复存储单元的行地址的熔丝比较操作和补偿操作，使得可以缩短整个激活操作所需的时间。

在根据各种实施例的补偿电路和补偿方法中，在熔丝比较操作完成的时间处，停止正在对其执行补偿操作的未选中字线的区域的补偿操作，使得可以减小功耗。

附图说明

图1是图示根据一个实施例的补偿电路的框图。

图2是用于解释根据一个实施例的从补偿控制信号发生电路提供给选中字线和未选中字线的补偿信号的示图。

图3是用于解释根据一个实施例的补偿电路的操作的波形图。

图4是图示根据一个实施例的补偿电路的框图。

图5是用于解释根据一个实施例的补偿电路的操作的波形图。

图6是用于解释根据一个实施例的补偿方法的流程图。

图7图示采用根据参照图1至图6讨论的各种实施例的半导体器件的系统的示例代表的框图。

具体实施方式

在下文中，将参照附图通过各种示例性实施例来描述补偿电路和补偿方法。

图1是图示根据一个实施例的补偿电路的框图。

参见图1，根据一个实施例的补偿电路10可以包括补偿时间控制电路100、补偿控制信号发生电路200以及存储单元阵列300。根据一个实施例，补偿电路10还可以包括字线控制电路600。

补偿时间控制电路100可以基于命令尤其激活命令CMD来激活补偿开始信号OCE。补偿时间控制电路100中产生的补偿开始信号OCE可以对应于指示针对耦接到存储单元阵列300的至少一个存储单元的感测放大器510和520的补偿操作的开始的信号。

补偿时间控制电路100可以产生具有不同值的补偿开始信号OCE并且实质上同时地将补偿开始信号OCE提供到存储单元阵列300的每个感测放大器。

存储单元阵列300可以包括正常区310和冗余区320，其中冗余区320可以用于修复正常区310中可能出现的缺陷。存储单元阵列300可以包括SRAM(静态RAM)、DRAM(动态RAM)和SDRAM(同步DRAM)等的易失性存储器件。存储单元阵列300还可以包括ROM(只读取存储器)、PROM(可编程ROM)、EPROM(电可编程ROM)、EEPROM(电可擦除可编程ROM)、快闪存储器、PRAM(相变RAM)、MRAM(磁RAM)、RRAM(电阻式RAM)、FRAM(铁电RAM)等的非易失性存储器件。

例如，可以基于地址ADDR将数据写入至正常区310的特定地址，或者从正常区310的特定地址读取数据。当与地址相对应的存储单元故障时，熔丝比较电路400可以驱动接收到的地址ADDR并将修复信息储存作为比较地址。

换言之，当在访问位于正常区310中的地址中出现缺陷时，熔丝比较电路400的作用是将正常区310的地址转变或转换成冗余区320的地址。

在一般情况下，当施加地址ADDR时，不执行补偿操作，以及熔丝比较电路400得出比较地址CA，比较地址CA包括比较地址CA中的关于选中字线和未选中字线的信息。在一个示例中，熔丝比较电路400可以在比较地址CA的得出完成时产生熔丝比较完成脉冲CP。补偿操作未被执行，因为可以对具有与地址ADDR指示的位置不同的位置的存储单元执行激活操作。因此，由于不可能知道执行补偿操作的位置，因此可以基于由熔丝比较电路400提供的比较地址CA来执行补偿操作。

然而，当补偿操作在熔丝比较完成之后被执行时，由于直至例如读取操作在激活命令施加之后被执行为止需要很多时间，因此补偿电路10的操作速度会变慢。

根据一个实施例的补偿电路10响应于激活命令CMD同时开始熔丝比较和补偿操作。补偿时间控制电路100响应于激活命令CMD来激活补偿开始信号OCE，使得对与冗余区320耦接的所有感测放大器以及与正常区310中的基于行地址XADDR确定为选中字线耦接的感测放大器执行补偿操作。

例如，当在位于由地址ADDR指示的位置中的正常区310中没有缺陷时，针对地址ADDR执行操作。然而，当在位于由地址ADDR指示的位置中的正常区310中有缺陷时，在位于由通过修复地址ADDR获得的比较地址CA指示的位置处的冗余区320中执行操作。

由于补偿电路10可以在熔丝比较完成之前开始补偿操作，因此可以在初始步骤中针对由地址ADDR指示的正常区310中的选中地址和耦接到冗余区320的感测放大器执行补偿操作。针对补偿操作的开始，补偿时间控制电路100可以激活补偿开始信号OCE。

对于耦接到除了由地址ADDR指示的选中字线之外的其余区域的感测放大器，补偿开始信号OCE未被激活。

响应于补偿开始信号OCE，补偿控制信号发生电路200将第一补偿控制信号OC1和第二补偿控制信号OC2提供到感测放大器510和520。第一补偿控制信号OC1和第二补偿控制信号OC2可以用于执行补偿操作。感测放大器510和520可以耦接到存储单元阵列的区域(正常区310中的由地址ADDR指示的选中字线位于该区域中)和冗余区320。

尽管未在图中示出，但是感测放大器510和520包括能够补偿关于其位线对的偏移的元件。在本说明书中，将省略偏移补偿的详细操作的描述。

根据实施例，补偿控制信号发生电路200可以接收模式信号MODE，并且响应于激活命令CMD来针对由地址ADDR指示的选中字线和冗余区320激活补偿开始信号OCE。补偿控制信号发生电路200还可以响应于熔丝比较完成脉冲CP来针对由比较地址CA指示的选中字线激活补偿开始信号OCE。

换言之，补偿控制信号发生电路200可以基于模式信号MODE在熔丝比较操作完成之前开始补偿操作，或者可以在熔丝比较操作完成之后开始补偿操作。

根据实施例，当读取(Read)操作基于模式信号MODE在激活命令CMD之后被执行时，补偿控制信号发生电路200可以在熔丝比较完成之前仅响应于激活命令CMD来开始补偿操作。即，当读取操作被执行时，补偿控制信号发生电路200可以激活补偿开始信号OCE，使得熔丝比较操作和补偿操作以并行方式来执行。

另外，在写入(Write)操作中，根据一般方案，补偿控制信号发生电路200还可以在整个熔丝比较完成之后，仅针对耦接到由比较地址CA指示的选中地址的感测放大器激活补偿开始信号OCE。

熔丝比较电路400可以通过基于经由对地址ADDR解码而获得的行地址XADDR执行熔丝比较操作来产生比较地址CA。熔丝比较电路400可以在完成熔丝比较时产生脉冲型的熔丝比较完成脉冲CP。

如上所述，由于地址ADDR可以修复或可以不修复，因此比较地址CA可以指示与地址ADDR的位置不同的位置或实质相同的位置。

响应于熔丝比较完成脉冲CP，补偿控制信号发生电路200立即停止针对除了耦接到选中字线的感测放大器之外的其它感测放大器的补偿操作。补偿控制信号发生电路200可以基于由熔丝比较电路400提供的熔丝比较完成脉冲CP和比较地址CA来停止补偿操作。

在如上所述的针对其补偿控制信号发生电路200已经响应于激活命令CMD开始了补偿操作的感测放大器之中，至少一个感测放大器是耦接到基于比较地址CA的选中字线的感测放大器。相应地，可以与熔丝比较电路400的熔丝比较操作一起，针对已开始了补偿操作的耦接到选中字线的感测放大器连续地执行补偿操作。

在已经开始的针对(由地址ADDR所指示的)字线和(耦接到冗余区320的)感测放大器的补偿操作之中，在因为熔丝比较尚未完成而不可能知道选中字线的位置的情况下，可以立即停止针对与比较地址CA未指示的未选中字线耦接的感测放大器的补偿操作。

根据这种操作，根据一个实施例的补偿电路10不仅使补偿操作所需要的时间最小化，而且还降低了功耗。

字线控制电路600响应于(在一个示例中)熔丝比较完成脉冲CP的激活以及(说明性地)补偿开始信号OCE的去激活、基于比较地址CA来激活存储单元阵列300的字线(在一个示例中，其是选中字线)。字线控制电路600可以产生字线激活信号，并将字线激活信号提供到与比较地址CA相对应的存储单元阵列300的字线，即选中字线。字线控制电路600还可以向其它的未选中字线提供具有与提供给选中字线的字线激活信号的电压值相反的电压值的信号。

根据一个实施例，字线控制电路600可以在经过预设时间之后响应于熔丝比较完成脉冲CP来产生字线激活信号WLE。

由比较地址CA指示的选中地址可以位于正常区310或冗余区320中。例如，由于存储单元阵列300可以划分成诸如存储体、页和簇(mat)MAT的区域且感测放大器可以提供给每个区域，因此不论熔丝比较完成脉冲CP的接收如何，可以实质上按现状保持针对感测放大器的补偿操作。感测放大器可能已经耦接到存储单元阵列300的特定区域，由比较地址CA指示的选中地址位于该特定区域中。

根据一个实施例，补偿电路10还可以包括行预解码器700。行预解码器700可以接收地址ADDR并将地址ADDR解码为行地址XADDR，并且将行地址XADDR提供到熔丝比较电路400和补偿时间控制电路100。

图2是用于解释根据一个实施例的从补偿控制信号发生电路将补偿信号提供到选中字线和未选中字线的示图。

参见图2，存储单元阵列300可以基于比较地址CA而被划分为第一区330和第二区340。第一区330可以是选中字线位于其中的区域。图2所示的存储单元阵列300实质与图1所示的存储单元阵列300相同，且可以基于由比较地址CA指示的选中字线的位置而被分为第一区330和第二区340。

在一些示例中，第一区330可以耦接到选中的感测放大器530且经历数据输入/输出操作，以及第二区340可以耦接到未选中的感测放大器540。

图1示出补偿控制信号发生电路200基于地址ADDR而针对耦接到位于正常区310的选中字线的感测放大器和冗余区320的所有感测放大器来激活补偿开始信号OCE。如上所述，由比较地址CA指示的选中字线可以基于地址ADDR而包括在正常区310和冗余区320中的任何一个中。

相应地，图2的第一区330和第二区340可以理解为这样的概念：存储单元阵列300的一些区域已经再次划分成第二区340和选中字线位于其中的第一区330。在一个示例性描述中，可以基于比较地址CA来选择第一区330和第二区340。在这种存储单元阵列330中，补偿开始信号OCE可以在熔丝比较操作完成之前被激活。

补偿控制信号发生电路200可以响应于熔丝比较完成脉冲CP而将提供给未选中的感测放大器540的非选择补偿控制信号OCUS去激活。当非选择补偿控制信号OCUS被去激活时，耦接到未选中字线的存储单元可以处于备用状态。补偿控制信号发生电路200持续地且实质地保持提供给选中的感测放大器530的选择补偿控制信号OCS的激活状态。

在下文中，将基于选择补偿控制信号OCS和非选择补偿控制信号OCUS的概念来 描述根据一个实施例的补偿电路和补偿方法。

图3是用于解释根据一个实施例的补偿电路的操作的波形图。

参见图3，在时刻t1处，熔丝比较电路400响应于激活命令CMD而开始熔丝比较操作。另外，在时刻t2处，补偿时间控制电路100响应于激活命令CMD来激活补偿开始信号OCE。

选择补偿控制信号OCS和非选择补偿控制信号OCUS响应于补偿开始信号OCE而被激活，使得开始针对耦接到由地址ADDR指示的选中字线的感测放大器和耦接到冗余区的感测放大器的补偿操作。

在时刻t3处，熔丝比较电路400的熔丝比较操作完成，使得熔丝比较完成脉冲CP被产生。在熔丝比较完成脉冲CP被产生时，可以将比较地址CA提供给补偿控制信号发生电路200和字线控制电路600。

补偿控制信号发生电路200立即响应熔丝比较完成脉冲CP并且将非选择补偿控制信号OCUS去激活，使得不必要的补偿操作停止，由此停止针对耦接到未选中字线的感测放大器(图2的未选中的感测放大器540)的补偿操作。

提供给感测放大器的选择补偿控制信号OCS耦接到比较地址CA，即，图2的选中的感测放大器530继续直到补偿操作完成而不论熔丝比较完成脉冲CP如何，以及选中的感测放大器530在时刻t4处被去激活。

字线控制电路600在已经经过预设时间的时刻t5处，响应于熔丝比较完成脉冲CP来产生激活选中字线的字线激活信号WLE。

如参照图3描述的，补偿电路可以响应于激活命令CMD开始补偿操作，使得与在熔丝比较完成之后对选中字线开始补偿操作相比，可以减小t_RCD。

当在熔丝比较完成之后开始补偿操作时，字线可以被激活，以及可以从时刻t2到时刻t4在时刻t3之后经过至少偏移补偿操作时间之后，执行操作。

然而，直到在经过预设时间之后响应于熔丝比较完成脉冲CP的激活来产生字线激活信号WLE的时刻，补偿操作也可以未完成。

图4是说明根据另一个实施例的补偿电路的框图。

参见图4，补偿电路10’与图1所示的补偿电路10可以不同在于：由补偿时间控制 电路100’产生的补偿开始信号OCE被提供给补偿控制信号发生电路200’和字线控制电路600’。

由于其它元件具有与参照图1描述的那些元件实质相同的特性，因此使用相同的附图标记，以及将省略实质相同元件的详细描述。

补偿时间控制电路100’基于通过对地址ADDR解码而获得的行地址XADDR和激活命令CMD来激活补偿开始信号OCE。

当在补偿开始信号OCE激活之后完成补偿操作时，补偿时间控制电路100’可以去激活补偿开始信号OCE以指示针对耦接到选中字线的感测放大器530的补偿操作完成的时段。

补偿控制信号发生电路200’响应于补偿开始信号OCE来激活用于控制补偿操作的信号(例如，图1的第一补偿控制信号OC1和第二补偿控制信号OC2以及图2的选择补偿控制信号OCS和非选择补偿控制信号OCUS)。

补偿控制信号发生电路200’响应于熔丝比较完成脉冲CP而去激活非选择补偿控制信号OCUS，以及实质上保持选择补偿控制信号OCS的激活状态。

字线控制电路600’可以接收熔丝比较完成脉冲CP和补偿开始信号OCE，以及在经过预设时间时响应于熔丝比较完成脉冲CP来将字线激活信号WLE提供到选中字线。可替换地，字线控制电路600’可以响应于如图1所示的补偿开始信号OCE的去激活来将字线激活信号WLE提供到选中字线。

字线控制电路600’激活字线激活信号WLE的时间可以根据补偿操作完成的时间而不同。相应地，在接收到熔丝比较完成脉冲CP和补偿开始信号OCE之后，当熔丝比较完成脉冲CP已被激活且补偿开始信号OCE已被去激活时，字线控制电路600’还可以将字线激活信号WLE提供到选中字线。

图5是用于解释当在产生熔丝比较完成脉冲CP之后补偿操作尚未完成时的操作的波形图。熔丝比较完成脉冲CP可以被产生，因为补偿操作所需的时间比熔丝比较时间长。

参见图5，在时刻t1处，熔丝比较电路400’响应于激活命令CMD的产生而执行熔丝比较操作，以及补偿控制信号发生电路200’激活补偿开始信号OCE来开始补偿操作。

在时刻t2处，响应于激活的补偿开始信号OCE，补偿控制信号发生电路200’激活 选择补偿控制信号OCS和非选择补偿控制信号OCUS。

当熔丝比较电路400’完成熔丝比较时，在时刻t3处产生熔丝比较完成脉冲CP。熔丝比较完成脉冲CP被提供给补偿控制信号发生电路200’，使得非选择补偿控制信号OCUS被去激活。

选择补偿控制信号OCS在补偿操作期间处于激活状态，而不管熔丝比较完成脉冲CP如何。

由于已经得出比较地址CA，因此字线控制电路600’还可以在预设时间之后响应于熔丝比较完成脉冲CP来激活字线激活信号WLE并将字线激活信号WLE提供给选中字线(见图3)，但是当选中字线在补偿操作尚未完成的状态下被激活时，可能发生操作错误。

因此，当在时刻t4处补偿操作完成时，当补偿开始信号OCE被去激活且选择补偿控制信号OCS被去激活时，字线控制电路600’可以在时刻t5处响应于补偿开始信号OCE来将字线激活信号WLE提供到选中字线。

根据一个实施例，字线控制电路600’可以基于所有的熔丝比较完成脉冲CP和补偿开始信号OCE来决定字线激活信号WLE的激活时刻，或者仅基于补偿开始信号OCE或仅基于熔丝比较完成脉冲CP来决定字线激活信号WLE的激活时刻。

图6是用于解释根据一个实施例的补偿方法的流程图。

可以通过参照图1和图4描述的补偿电路10和10’来执行图6所示的补偿方法。在下文中，将参照图1至图4来描述根据一个实施例的补偿方法。

参见图6，补偿时间控制电路100响应于激活命令CMD来针对与存储单元阵列300中的由地址ADDR指示的选中字线和冗余区320耦接的感测放大器激活补偿开始信号OCE(步骤S610)。

根据一个实施例，补偿时间控制电路100针对与存储单元阵列300中的由地址ADDR指示的选中字线耦接的感测放大器激活补偿开始信号OCE。补偿时间控制电路100可以基于经由行预解码器700解码的行地址XADDR来激活补偿开始信号OCE。存储单元阵列300中的由地址ADDR指示的选中字线可以位于正常区310中。

熔丝比较电路400和400’响应于激活命令CMD而基于地址ADDR来执行熔丝比较以得出比较地址CA(步骤S620)。在得出了比较地址CA时，可以产生熔丝比较完成 脉冲CP。当在由地址ADDR指示的位置的存储单元阵列中没有缺陷时，比较地址CA与地址ADDR实质上相同。然而，当地址ADDR指示已经出现缺陷的位置时，执行修复，使得比较地址CA可以位于冗余区320中。

补偿控制信号发生电路200和200’可以响应于补偿开始信号OCE来优先地针对由地址ADDR指示的选中字线和冗余区开始补偿操作。另外，补偿控制信号发生电路200和200’实质上保持针对由比较地址CA指示的选中字线的补偿操作，且响应于来自熔丝比较电路400和400’的熔丝比较完成脉冲CP来停止针对耦接到未选中字线的感测放大器的补偿操作(步骤S630)。

根据一个实施例，当在产生熔丝比较完成脉冲CP之后经过预设时间时，字线控制电路600可以提供激活的字线激活信号WLE来激活由比较地址CA指示的选中字线，使得可以执行读取或写入操作。换言之，可以基于熔丝比较完成脉冲CP的产生和补偿开始信号OCE的去激活中的至少一种而通过比较地址CA来指示选中字线的激活。

根据其它实施例，当针对由比较地址CA指示的选中字线完成补偿操作时，补偿控制信号发生电路200和200’将补偿开始信号OCE去激活。

字线控制电路600’可以从熔丝比较电路400’接收熔丝比较完成脉冲CP以及可以从补偿控制信号发生电路200’接收补偿开始信号OCE，使得产生熔丝比较完成脉冲CP，以及当在补偿开始信号OCE被去激活之后经过预设时间时，字线控制电路600’还可以将字线激活信号WLE提供到选中字线。

另外，根据一个实施例的补偿控制信号发生电路200和200’可以接收模式信号MODE。补偿控制信号发生电路200和200’还可以根据模式信号MODE而响应于激活命令CMD来激活补偿开始信号OCE和/或响应于熔丝比较完成脉冲CP来激活补偿开始信号OCE。

如上所述，在根据实施例的补偿电路10和10’以及补偿方法中，熔丝比较和补偿操作响应于激活命令CMD而同时开始，使得可以减少在熔丝比较之后执行补偿操作时发生的操作时间延迟。

另外，在根据实施例的补偿电路10和10’以及补偿方法中，针对不需要补偿操作的区域的补偿操作响应于熔丝比较的完成而被立即停止，使得可以使功耗最小化。

上面讨论的半导体器件和/或补偿电路(见图1-6)在存储器件、处理器和计算机系统的设计中尤其有用。例如，参见图7，示出了采用根据各种实施例的半导体器件和/或补偿电路的系统的框图，且一般用附图标记1000表示。系统1000可以包括一个或更多 个处理器(即Processor)或例如但不限于中央处理单元(CPU)1100。处理器(即CPU)1100可以单独使用或者与其它处理器(即CPU)结合使用。虽然处理器(即CPU)1100将主要以单数形式提及，但是本领域技术人员将会理解，可以实施具有任何数量的物理处理器或逻辑处理器(即CPU)的系统1000。

芯片组1150可以可操作地耦接到处理器(即CPU)1100。芯片组1150是用于处理器(即CPU)1100与系统1000的其它部件之间的信号的通信路径。系统1000的其它部件可以包括存储器控制器1200、输入/输出(I/O)总线1250以及盘驱动控制器1300。根据系统1000的配置，可以经由芯片组1150传送若干不同信号中的任何一个，且本领域技术人员将会理解，可以在不改变系统1000的基本本质的情况下容易地调整贯穿系统1000的信号的路由。

如上所述，存储器控制器1200可以可操作地耦接到芯片组1150。存储器控制器1200可以包括上面参照图1-图6讨论的至少一个半导体器件和/或补偿电路。因此，存储器控制器1200可以经由芯片组1150接收从处理器(即CPU)1100提供的请求。在可替换的实施例中，存储器控制器1200可以集成到芯片组1150中。存储器控制器1200可以可操作地耦接到一个或更多个存储器件1350。在一个实施例中，存储器件1350可以包括上面参照图1-图6讨论的至少一个半导体器件和/或补偿电路，存储器件1350可以包括用于限定多个存储单元的多个字线和多个位线。存储器件1350可以是若干工业标准存储器类型中的任何一种，包括但不限于，单列直插式存储模块(SIMM)和双列直插式存储模块(DIMM)。另外，存储器件1350可以通过储存指令和数据两者来方便外部数据储存设备的安全去除。

芯片组1150还可以耦接到I/O总线1250。I/O总线1250可以用作从芯片组1150到I/O设备1410、1420和1430的信号的通信路径。I/O设备1410、1420和1430可以包括例如但不限于：鼠标1410、视频显示器1420或键盘1430。I/O总线1250可以采用若干通信协议中的任何一种来与I/O设备1410、1420和1430通信。在一个实施例中，I/O总线1250可以集成到芯片组1150中。

盘驱动控制器1300可以可操作地耦接到芯片组1150。盘驱动控制器1300可以用作芯片组1150与一个内部盘驱动器1450或多于一个的内部盘驱动器1450之间的通信路径。内部盘驱动器1450可以通过储存指令和数据两者来方便外部数据储存设备的断开。盘驱动控制器1300和内部盘驱动器1450可以利用几乎任何类型的通信协议(包括例如但不限于上面关于I/O总线1250提及的所有通信协议)来彼此通信或与芯片组1150通信。

要重点注意的是，上面关于图7描述的系统1000仅仅是采用上面关于图1-图6讨论的半导体器件和/或补偿电路的系统1000的一个示例。在可替换的实施例(诸如例如但不限于，蜂窝电话或数字相机)中，部件可以不同于图7所示的实施例。

图7示出采用根据上面关于图1-图6讨论的各种实施例的半导体器件和/或补偿电路的系统的代表示例的框图。

尽管上面已经描述了各种实施例，但是本领域技术人员将会理解，描述的实施例仅仅是示例。因此，不应基于描述的实施例来限制本文描述的补偿电路和补偿方法。

附图中的每个元件的符号

100：补偿时间控制电路

200：补偿控制信号发生电路

300：存储单元阵列

600：字线控制电路