本公开涉及电熵存储器设备以及制造和使用这种设备的方法的实施例。
背景技术：
微电子学和相关技术的领域是新产品快速膨胀和创新技术的市场。50多年来的发展已经显著达成了五十年前预言家所难以预见的产品。这些市场中产品的部分快速演化已经归因于用于计算机和其它逻辑设备的微电子学的惊人发展。在这些计算机和逻辑设备中，主要组件是用于执行程序和存储数据的存储器设备。
目前在计算机中使用两种通常类型的数据存储器设备，即“非易失性”和“易失性”存储器设备。非易失性存储器设备包括只读存储器(rom)、可擦除可编程rom(eprom)和电可擦除可编程rom(eeprom)。“非易失性”存储器设备根据设备的特性来推导其名字，该设备的特性是即使当对设备的电功率被移除时也不损失其数据内容。诸如动态随机存取存储器(dram)设备和静态随机存取存储器(sram)设备的易失性存储器设备的不同点在于：当对设备的电功率被移除时，数据内容快速地消散。由于ram设备快速地重述(reiterate)和接收数据(读和写)的能力而使用ram设备。ram和rom存储器设备的当前状态是这样的，使得能够快速地存取存储在这些设备中的信息(即，<20ns)。然而，传统的存储器设备遭受如下困难：需要复杂的晶体管系统来控制数据保持(retention)并促进快速的能量状态切换。
ram设备的主要缺点是当功率被移除时，存储在芯片的存储器单元内的数据会丢失。另一缺点则是ram设备相较于它们的rom对应设备而言比较昂贵。再一缺点则是随着ram存储器设备的尺寸减小以便获得更高的数据存储密度，它们以高可靠性进行制造和使用的能力在下降。因而，需要增加数据存储、减少每单位数据成本、增加可靠性和非易失性存储是需要改善的重要特性。
技术实现要素：
一种电熵存储器设备的实施例包括：(i)电熵存储器设备(eesd)的阵列，每个eesd都包括介电材料，其中，每个eesd都是所述存储器设备中的存储元件；(ii)按行排列以选择一行eesd的多个地址线；以及(iii)以列排列以选择一列eesd的多个数据线，其中，每个eesd都串联地耦合在被连接至所述eesd的一侧的地址线和被连接至所述eesd的相对侧的数据线之间。在数据线与地址线交叉的每个交叉点处都存在空间分离，并且每个所述空间分离都被在所述地址线和所述数据线之间串联耦合的eesd占用。有利地，所述存储器设备可以不包含晶体管。可替换地，所述存储器设备可以具有小于1的晶体管与eesd之比。
在一些实施例中，介电材料包括多个聚合物分子。介电材料可以进一步包括无机盐。在某些实施例中，介电材料还包括电容率增加材料，其基本上均匀地分布在整个材料中。在一些实施例中，多个地址线和/或多个数据线中的每一个都包括电绝缘金属、碳化聚合物、传导碳或导电聚合物。
在任何或所有上述实施例中，每个eesd都可以具有由施加在eesd耦合到的地址线和数据线之间的电压确定的逻辑状态。在一些实施例中，电压修改eesd的固有电容。在任何或所有上述实施例中，eesd可以具有2-4096个逻辑状态，0.00001-10000μm3的体积，和/或0.01kb-1024tb/cm3范围内的密度。
本文公开的一种电熵存储器设备的一些实施例具有分层结构，所述分层结构包括：(i)按行布置的电极的第一层；(ii)按列布置的电极的第二层，其中在所述第二层的电极与所述第一层的电极交叉的每个交叉点处存在第一空间间隔，其中；(iii)eesd的第一阵列，其中，所述第一阵列的eesd位于所述第一空间间隔中，并且每个eesd都串联地耦合在被连接至所述eesd的一侧的所述第一层的电极和被连接至所述eesd的相对侧的所述第二层的电极之间；(iv)按行布置并且与所述电极的第二层交叉的电极的第三层，其中，在所述第三层的电极与所述第二层的电极交叉的每个交叉点处都存在第二空间间隔；以及(v)eesd的第二阵列，其中，所述第二阵列的eesd位于所述第二空间间隔中，并且所述第二阵列的每个eesd都串联地耦合在被连接至所述eesd的一侧的所述第二层的电极与被连接至所述eesd的相对侧的第三层的电极之间。在一些实施例中，存储器设备包括附加层。例如，存储器设备可以进一步包括：(vi)按列布置并且与电极的第三层交叉的电极的第四层，其中在第四层的电极与第三层的电极交叉的每个交点处存在第三空间间隔；和(vii)eesd的第三阵列，其中，所述第三阵列中的每个eesd都是存储器设备中的存储元件，并且其中，所述第三阵列的eesd位于第三空间间隔中，并且第三阵列中的每个eesd都串联地耦合在被连接至所述eesd的一侧的第三层的电极和被连接至所述eesd的相对侧的第四层的电极之间。能够根据需要添加其它层。
一种用于刷新电熵存储器设备的方法的实施例包括：(i)提供一个熵能量存储设备(eesd)的阵列，其中每个eesd都是存储器设备中的存储元件；(ii)将所述阵列中的eesd充电至电压v1，其中，所述电压v1至少部分地由于随着时间的泄漏而放电；(iii)随后确定所述eesd的电容c；(iv)基于所述电容c确定所述电压v1；以及将所述eesd再充电至所述电压v1。在一些实施例中，电容c与电压v1相关，并且随着电压v1由于泄漏而放电，电容c保持基本不变。
在任何或全部上述实施例中，确定eesd的电容c可以包括：(a)读取eesd的电压v；(b)将扰动电荷dq施加到eesd，其中，所述扰动电荷dq具有足以引起电压v变化而不引起电容c变化的量级；(c)随后读取eesd的电压v'；以及(d)确定电容c，其中c＝dq/(v'-v)。在一个实施例中，扰动电荷dq的量级近似等于由于随着时间的泄漏而引起的放电的量级。放电的量级可能是eesd充电容量的0.1-50％。在独立实施例中，扰动电荷dq的量级在1×10-15库伦到1×10-3库伦的范围内。
在任何或全部上述实施例中，确定泄漏之前的初始电压v1可以包括将eesd的电容c与处于充电状态和未充电状态的eesd的预定电容值进行比较，从而将电容c与电压v1相关。在任何或所有上述实施例中，将eesd再充电至电压v1可以包括选择足以将eesd再充电至电压v1的电压v2，并将选定的电压v2写入eesd，从而将eesd再充电至电压v1。
通过以下参照附图进行的详细描述，本发明的前述和其它目的、特征和优点将变得更加明显。
附图说明
图1是包括电容器和晶体管的传统动态随机存取存储器设备的示意图。
图2是电熵存储器设备的一个实施例的示意图。
图3是本文公开的包括地址线、读取线和电熵存储设备(eesd)的单层电容网格的示例性布置的透视图。
图4是连接到互连平面的单层电容网格的示例性布置的透视图。
图5是连接到互连平面的单层电容网格的另一示例性布置的透视图。
图6是示例性多层电容网格的侧视图。
图7是说明本文公开的电熵存储设备的低速率自放电的修正电压与时间的曲线图。eesd被充电至1v，在时刻0断开，并且持续测量跨eesd的电压(vc)20秒。
图8是说明确定电熵存储器设备中的eesd的电容并刷新存储器设备的方法的流程图。
图9是说明以rom模式读取电熵存储器设备的方法的流程图。
图10是说明以ram模式读取和写入电熵存储器设备的方法的流程图。
图11是能够用于确定eesd的逻辑状态或水平的比较器阵列的示意图。
图12是说明针对一实施例的eesd的veesd和逻辑电平之间关系的逻辑电平与电压的曲线图，在该实施例中，eesd具有8个逻辑电平。
具体实施方式
本文公开了诸如由计算设备使用的逻辑存储器设备的电熵存储器设备以及使用这种设备的方法的实施例。所公开的存储器设备的实施例包括一个或多个电熵存储设备(eesd)，并且能够用作rom和/或ram存储器设备，用于以数字格式长期非易失性地存储信息，或者短期易失性地保持信息。有利地，所公开的存储器设备不包括晶体管或者与传统的rom和ram存储器设备相比包括实质上较少的晶体管。
i.定义
提供以下对术语和缩写的解释，以便更好地描述本公开并引导本领域技术人员实施本公开。如本文使用的，除非上下文另有明确指示，否则“包含”都意指“包括”，并且单数形式“一”或“一个”或“所述”都包括复数指代。除非上下文另有明确指示，否则术语“或”都是指所引述的可选元素中的单个元素或者两个或更多个元素的组合。
除非另外解释，否则本文使用的所有技术和科学术语都具有与本公开所属领域的技术人员通常理解的相同含义。尽管与本文描述的方法和材料相似或等同的方法和材料能够用于实施或测试本公开，但是下文描述了合适的方法和材料。材料、方法和示例仅是说明性的而不意在是限制性的。本公开的其它特征从以下的详细描述和权利要求中将变得显而易见。
除非另外指示，否则在说明书或权利要求中使用的表示组件、电压、温度、时间等的量的所有数字否应该被理解为由词语“约”修饰。因而，除非另外暗示或明确地指出，否则所述数值参数都是近似值，其可以取决于所寻求的期望特性和/或在本领域技术人员已知的标准测试条件/方法下的检测限制。当直接且明确地将实施例与所讨论的现有技术区分开时，实施例数值不是近似值，除非引述了词语“约”。
为了便于回顾本公开的各种实施例，提供了对特定术语的以下解释：
地址线：如本文使用的，术语“地址线”是指用于选择一行能量存储设备的电极或选择线。
电容：主体存储电荷的能力。电容被定义为
单元：如本文使用的，术语“单元”是指地址行、数据行、eesd以及绝缘层(如果存在的话)。
数据线：如本文使用的，术语“数据线”是指连接到一列能量存储设备并且用于读取或写入能量存储设备的电极或读/写线。
解复用器：具有一个输入和多于一个输出的电路。如本文使用的，解复用器接收地址输入信号并且选择信号被发送到的线(“地址线”)。
介电材料：能够通过施加的电场极化的电绝缘体。
dram：动态随机存取存储器。
eesd：电熵存储设备或熵能量存储设备。如本文使用的，术语eesd是指其中介电材料是如下定义的熵材料的电容器式设备。
电绝缘材料或绝缘体：绝缘体是一种具有不自由流动的内部电荷的材料，因此该材料传导很少的电流或者不传导电流。认识到不存在完美的绝缘体，如本文使用的，术语“电绝缘材料”是指基本绝缘的材料，即具有阈值击穿场的材料，该阈值击穿场在作为电容器的正常使用期间超过施加在材料两端的电场，因而避免正常使用期间的电击穿。
熵材料：经由材料的熵变(entropicchange)在其中存储能量的材料。在一些示例中，熵变由电手段驱动，并且该材料被称为电熵(electroentropictm)材料。在其它示例中，熵变是由磁场驱动的，并且该材料被称为磁熵(magnetoentropictm)材料。熵变包括原子、分子、二级和/或三级结构变化，诸如聚合物的分子内移动和/或材料内带电或极性分子种类的分子间移动。所公开的熵材料的实施例包含多个聚合物分子，特别是包括一个或多个极性官能团和/或可电离官能团的聚合物分子。
绝缘或不导电层/涂层：如本文所用的，术语“绝缘层”、“绝缘涂层”、“不导电层”和“不导电涂层”是指从欧姆电导率的观点看电绝缘的材料层或涂层，即，该材料的欧姆电导率小于1×10-1s/m(西门子/米)。
线/电极：如本文所用的，术语“线”和“电极”可互换使用以指代电导体(例如，金属)或“复合”电极，该复合电极包括电导体以及位于该电导体表面上的不导电材料。示例性电极包括金属、电绝缘金属、碳化聚合物、传导碳和导电聚合物。
多路复用器：选择多个输入信号中的一个(例如，来自读取线)并将信号发送到单个输出的电路。
聚对二甲苯：聚对二甲苯，也被称为puralenetm聚合物(美国卡弗科学公司)，或聚合取代对二甲苯。聚(对二甲苯)满足下式：
电容率：如本文使用的，术语“电容率”是指材料变为被极化由此将其空间体积的“介电常数”改变为比真空的值更高的值的能力。材料的相对电容率是其静态介电常数除以真空介电常数的度量，如公式2所示。
公式2
其中：er＝相对电容率，es＝测量电容率，并且eo＝真空电容率(8.8542×10-12f/m)。真空的相对电容率为1，而水的相对电容率为80.1(20℃)，并且有机涂层的相对电容率通常为3-8。通常，提及术语“高电容率”是指具有至少3.3的相对电容率的材料。如本文所用的，术语“高电容率”还指使用电容率增强技术(例如，浸入在电场中)而使电容率增加至少10％的材料。
扰动电荷：施加于电熵能量设备的电荷，电荷的量级有效地引起设备的电压变化而不改变设备的电容。
极性：术语“极性”是指化合物或化合物内的官能团，其中电子在原子之间不均等地共享，即正电荷区域和负电荷区域至少部分地永久分离。
聚合物/聚合物分子：经由化学反应(即，聚合)形成的重复结构单元(例如，单体)的分子。
rom：只读存储器。
ii.存储器设备
许多存储器类型的设备由电容单元构成，其中电容器存储少量电荷、无电荷或更高电荷状态的“电荷”，其中较高电压指示与较低电压的较低电荷状态不同的逻辑状态。这些设备是众所周知的，并且许多公开都展示了它们的结构。一种这样的设备是dram(动态随机存取存储器)，它是容易获得的最密集存储器设备。由于其结构简单，所以dram设备能够使用硅微加工技术进行制造。它们利用存储电荷的电容器和晶体管来提供从电容器的电极到感测电子设备和输出逻辑电路的切换。
如图1所示，以行和列形成电容元件100的矩阵并且对其进行感测。地址线或电极102选择一行电容元件100，并且数据线或电极103选择一列电容元件100。存储器设备还包括多路复用器104、感测放大器105、锁存器106、数据输入107、数据输出108、时钟109、地址输入110、行地址解复用器111、读取线112和写入线113。图1的显著特征是存在与每个存储器单元或电容元件100相邻的晶体管驱动器101。电容元件100要求其自己的单独晶体管驱动器101以便起作用。因而，图1的存储器设备的晶体管与电容器的比例为1：1。晶体管驱动器101向电容存储器100的一个电极提供到锁存器106的连接。这使得能够将信息写入到存储器。将多路复用器104切换到其替代位置使得能够读取由行地址解复用器111选择的存储器位置。
这种复杂的电容器和开关阵列已经被复制多次，以增加存储器大小并降低每比特存储器成本。然而，图1的存储器设备具有几个限制：
1)每个存储器单元都由通常包含一种或两种电荷状态的电容器组成；
2)每个存储器单元都具有与其相关联的至少一个晶体管；
3)每个存储器单元都必须每秒再充电多次，以便正确地读取电容器上的电荷；并且
4)每个存储器单元都是用硅构成的。
图2示出了本文公开的不同存储器设备的一个实施例。图2的存储器设备包括多个电熵存储设备(eesd)200，按行布置以选择一行eesd200的多个地址线或电极202，按列布置以选择一列eesd200的多个数据线或电极203，多路复用器204，感测放大器205，锁存器206，数据输入207，数据输出208，时钟209，地址输入210，行地址解复用器211，读取线212和写入线213。
图1和图2的存储器设备之间的主要区别在于，消除了与区域a中的每个存储器存储电容器相关联的晶体管，并且电容器已经被改变为电熵存储设备(eesd)。所公开的电熵存储器设备的实施例具有的晶体管与eesd的比例小于1：1。在一些实施例中，电熵存储器设备可以具有与eesd的每行和/或每列相关联的单个晶体管。在某些实施例中，电熵存储器设备不具有与eesd相关联的晶体管。
另一主要的区别在于，由于没有晶体管，所以区域a不必由硅或其它昂贵的晶体管衬底制成。例如，区域a能够由塑料或另一不导电材料制成。这种布置的第三个优点是完成的电容元件阵列被“堆叠”在彼此之上的能力。由于在充电和放电过程中不产生热并且没有实质的泄漏电流，所以这些阵列能够实际上没有限制地堆叠在彼此之上。当阵列的高度变得难以与基层对齐时，则达到实际限制。行和列金属层的附接未对准可能成为一个问题。
所公开的电熵存储器设备的实施例包括(i)eesd阵列，每个eesd都包括介电材料，其中每个eesd都是存储器设备中的存储元件，(ii)按行布置以选择一行eesd的多个数据线或电极，和(iii)按列布置以选择一列eesd的多个数据线或电极，其中每个eesd都串联地耦合在连接到eesd的一侧的地址线与连接到eesd的另一侧的数据线之间。在一些实施例中，每个eesd都包括具有大于3.9(二氧化硅的相对电容率)的相对电容率的介电材料。在数据线与地址线交叉的每个交叉点处都存在空间分离，并且每个空间分离被在地址线和数据线之间串联耦合的eesd占用。每个电极(地址线或数据线)都可以根据需要具有一定的横截面，诸如矩形、圆形或卵形的横截面轮廓。
在一些实施例中，多个地址线和/或多个数据线中的每一个都包括电绝缘金属、碳化聚合物或导电聚合物。电绝缘金属可以涂覆有自组装单层、聚(对二甲苯)或其组合。在一些实施例中，地址线和/或数据线被设置在非硅衬底上。
所公开的存储器设备的一些实施例不包括晶体管。在某些实施例中，存储器设备可以包括一个或多个晶体管，并且存储器设备具有的晶体管与eesd比率小于1。例如，可能针对每行或每列eesd具有一个晶体管。
eesd是一种电容式能量存储设备。电容器是电能存储设备。在能量存储的上下文中，这些设备在重量和体积基础上都具有很强的存储能量的能力。通过稀释少于70％的能量存储设备的不活跃部分，电能存储能够在0.01至200wh/kg和0.02至400j/cm3的范围内。正如熟悉电容器安装的机械要求的人所熟知的，封装可能会显著降低那些能量存储值的范围。如下所述，eesd能够用作存储器设备。
每个eesd都具有由施加在eesd耦合到的地址线和数据线之间的电压确定的逻辑状态。当eesd首先被以非极化状态或开始状态(例如，在电场或磁场的影响下制造后的eesd的状态)制造时，其具有能够通过所施加的电压来修改的“固有电容”。在一些实施例中，当施加的电压用于为电容器充电并且然后被去除时，电介质的固有电容保持不变。在其它实施例中，当施加的电压用于为电容器充电并且然后被去除时，电介质的“固有电容”被修改。
如下面进一步讨论的，eesd可以具有2-4096个逻辑状态。在一些实施例中，每个eesd的体积都在0.00001-10000μm3范围内。在某些实施例中，每个eesd的密度都在0.01kb至1024tb/cm3范围内。
图3是用于本文公开的存储器设备的单层电容网格300的一个实施例的透视图。多个地址线或电极301被布置为平行的行，并且多个数据线或电极302被布置为平行的列，其中列与行垂直。地址线301和数据线302可以独立地分别具有25nm至60μm的间距a、b，例如从100nm至60μm。每个地址线和数据线的宽度都可以在20nm到50μm的范围内，例如从50nm到50μm。相邻地址线或相邻数据线之间的间隔通常为0.05μm。多个eesd304被定位在地址线301和数据线302的交叉点303处的间隙305中，间隙305具有高度d。在一些实施例中，高度d在2nm至1mm的范围内。存在连接到每个eesd的两个电极或线。电容网格300能够连接到互连平面(未示出)，以通过半导体制造工业中已知的各种方法将其引导至控制电子设备。在图4中示出一种这样的方法。
图4是用于本文公开的存储器设备的单层电容网格400的一个实施例的透视图。不导电衬底或平面401、402分别支撑多个地址线或电极403和多个数据线或电极404。多个eesd405位于数据线403和地址线404的交叉点处的间隙中。不导电衬底401、402包括图案化的导电元件或迹线406、407，这可以导致感测元件或其它调节电子设备从eesd405读取和向eesd写入逻辑状态。在一些实施例中，不导电衬底401、402是硅晶片材料或其它不导电材料(例如，塑料或陶瓷)。地址线或电极403可以连接到衬底402中的导电孔408以进行电连接。电极404可以经由焊接线410连接到传导焊盘409。这种装配对于电子设备制造领域的技术人员来说是已知的。然后将这些传导迹线406、407的多个行和列以叠加方式(堆叠)组装到衬底401、402上以形成存储器元件的三维阵列。
图5是用于本文公开的包括多个eesd505的存储器设备的单层电容网格500的一个实施例的透视图。在图5中，电极503、504的列和行的互连是通过垂直安装的连接平面501、502进行的。与平面的连接是通过平面501、502中的焊接线510或导电孔508进行的。然后能够经过导电迹线506、507来实现到设备的逻辑部分的布线。其中示出了传导焊盘509和焊接线510。
图6是用于本文公开的存储器设备的示例性多层电容网格600的侧视图。从性能和/或制造的观点来看，线或电极601、602、603、604、605、606、607可以根据期望具有任何横截面轮廓(例如，正方形、矩形、圆形、卵形)。eesd，例如eesd608、609，位于线或电极的行和列交叉的交叉点处的间隙中。在图6的实施例中，存在来自两个不同eesd的两种介电材料，该两个不同eesd与给定的线或电极接触(即，电极605接触eesd608和609)。因此，两个eesd能够通过相邻层中的单个数据线/电极和地址线/电极的激活而立即被独立地极化。例如，数据线605能够使用地址线604和606读取或写入eesd608和609。这允许提高写入速度并减少电极网格所需的电极数量。单层电容网格具有2层线或电极。然而，堆叠的多层电容网格的实施例具有n层eesd和n+1层电极。因而，实现了材料成本的显著节省，并且可以简化制造。由于读取/写入过程不产生热，所以与具有传统电容器和晶体管的存储器设备相比，这种三维堆叠是可能的，并且大大减少了对于刷新周期的需求。
由于设备的存储器部分不需要硅真空沉积工艺，所以存储器单元能够在非真空环境下制造。这进一步有助于它们的成本效益。
由于eesd电容器的电压电平能够在充电周期内准确设置，因此能够确定非常低的电压电平差异。感测线或地址线的驱动电压能够在启用感测线上的eesd之前被设置为中间电压，从而最大化eesd上预设的电压电平的效用以将线驱动到给定的电压电平。电压线的准确度水平可能至少与传统的电容驱动器一样好，但能够在更大的电压范围内工作。在一些实施例中，能够确定充电电平中的0.05-0.5v增量，例如0.1-0.3v或0.25v增量。在一个实施例中，能够使用单个电源电压来确定八个电压电平。这允许23种可能的状态，并且每个单元都将因而取代二进制电压电平的三个单元。随着反向极化的可能性，能够读取另外8个电压电平。因此，在某些实施例中，能够从存储器设备的每个单元获得16个电压状态。因而，每个单元都能够是4位字(半字节)。在一些实施例中，如本文公开的eesd具有2至4096个逻辑状态，例如2-2048个逻辑状态、2-1024个逻辑状态、2-512个逻辑级、2-256个逻辑状态、2-128个逻辑状态、2-64个逻辑状态、2-32个逻辑状态、2-16个逻辑状态或2-8个逻辑状态。
所公开的eesd的实施例的体积为0.00001-10000μm3，例如体积为0.00001-100μm3、0.0001-100μm3、0.001-100μm3、0.01-100μm3、0.05-100μm3、0.01-100μm3、0.1-50μm3或0.1-10μm3。在一些实施例中，eesd或单元的电容为5-1000ff、5-500ff或50-500ff。在一个示例中，假定大约2μm见方×2μm厚的eesd堆叠，能够为每个eesd实现大于100ff的电容。3mm×3mm的正方形阵列可能在阵列的每侧都包含1500个电极。实际上可以堆叠任何数目的阵列。作为示例，假定单层电容网格，将存在1500×1500个交叉点，向2.25×106个eesd提供间隙。如果每个eesd都具有100ff的电容，则阵列的总容量将为2.25×10-7f，或者0.225μf。
假设每个电极的测量厚度都为20nm，则对于8μm3单元(线性尺寸为2μm×2μm×2μm)，总共2040nm的厚度是可能的。假设每单元半字节(4位)的双极性操作，则体积是有效的每位2μm3。密度为5x1017位/m3或500gb/cm3。
假设单元(eesd)体积为8μm3，并且每单元8个二进制逻辑电平，则1cm3体积将包括1.25×1011个单元或125g单元/cm3。对于每单元8个二进制逻辑电平以及125g单元/cm3，将为1×1012位/cm3或125gb/cm3。
以这种方式，存储器设备的能力被扩展了这样的量，以使得该方法的利用扩展到对数字数据的非常长期的存储。这些应用被称为非易失性存储器，并且能够被认为是“永久性”存储器和数据存储装置。在这些情况下，对动态存储器性能(诸如存取速度)的降低要求能够允许更小的单元大小。使用先前的示例作为起点，能够将单元的线性尺寸减小2x(即，体积为1μm3的单元)，以使存储器设备的密度增加8x。所以，如上所述构造的rom设备将具有500gb/cm3x8＝500gb/cm3(双极模式)。假设相关联的电子设备能够确定单元的电容率达到单元的电压跨度1/8的分辨率(3位)。将单元尺寸进一步减小至500nm的线性长度提供8x增加，达到4.0tb/cm3。在单极模式下，具有八个电压电平的1μm3单元将具有1tb/cm3(8tb/cm3)的密度。如果尺寸能够减小到0.029μm(普通dram的尺寸)，则能够达到41,000tb/cm3的密度。
表1提供了具有1μm线性尺寸的“标称”单元、较大的抗电磁脉冲(emp)单元、非常大的“能量收集器和存储器单元”以及具有最大存储器密度的单元的示例性尺寸和属性。为了鲁棒性，假定抗emp单元仅具有每单元2个逻辑电平。
表1
在一些实施例中，eesd的密度在1位至1024tb/cm3的范围内，例如密度为0.008kb至1024tb/cm3、0.01kb至1024tb/cm3、5kb至512tb/cm3、100kb至124tb/cm3、100kb至16tb/cm3、1mb至16tb/cm3、100mb至16tb/cm3、1gb至16tb/cm3、50gb至16tb/cm3、500gb至16tb/cm3或者500gb至8tb/cm3。
包含本文公开的介电材料的eesd的实施例具有非常低的自放电速率。在一个示例中，厚度为5μm的eesd在20秒的时段内表现出很少的自放电或没有自放电(图7)。关于图7所示的曲线图，eesd电极上的电压针对示波器探针(x100)的负载进行了校正。不希望受到特定理论的束缚，相信前几秒中的轻微曲线图是由于校正因子的不准确性或者由于滞后。
iii.电熵存储设备(eesd)的介电材料
在现有技术中，已经假设存储在与电容器的电极相邻的不同命名层中的能量是不可恢复的。换言之，当电势被施加到与具有能够在穿过溶液移动的离子的溶液接触的平面电极时，发生离子到该表面的移动。一旦距离电极足够近，假设离子由于将离子束缚在表面的强大静电力而在该表面处不可移动。与溶剂分子碰撞的能量不足以使这些离子移位。如果电势被从该表面移除，则这些离子自由地以扩散方式移动。值得注意的是，如果电势被从电极表面移除，则最接近电极的双电层所产生的塌缩允许释放不可移动离子的能量，使得能量没有作为热量而被完全释放，而是相反，电极能够吸收由塌缩电场产生的能量，并且在该导体中产生电势和电流。这种效应是在双电层电容器(edlc)中进行能量存储的基础。
存储在edlc的扩散外层中的能量通常不会完全恢复。形成在电极表面附近的双电层被称为亥姆霍兹(helmholtz)层，而那些更远的电层被称为古伊-查普曼(gouy-chapman)层。这些层之间的一个区别是不能够从被称为“亥姆霍兹”层的电表面热扩散的离子层。通过向表面施加电势，这些层基本上在工作温度下被固定。另一个区别在于，本文中被称为dh层的扩散亥姆霍兹层(古伊-查普曼，但通常被称为扩散亥姆霍兹层)是其中随机热运动能够扩散由电场引起的离子排列的层。由于这不是明确的边界，因此能够使用与一秒钟的时段内50％的势能损失相关联的任意时间单位来定义两个主要宏观层之间的边界层条件。
亥姆霍兹层和dh层(在恒定的环境温度下形成)与块体相比熵减少。这些经过熵修改的材料显示已经被注意到的不同物理特性(例如电容率)。例如，在美国专利号8,633,289中已经示出了修改的特性的应用，其描述了一种亚二甲苯([2,2']对环芳烷)的稳定中间二聚体的改进合成以及与这种化合物有关的衍生物和一般结构，一种用于形成具有各种取代基的二本撑环烷烃和相关化合物的方法，以及一种应用亚二甲苯(或取代的亚二甲苯基)单体以制备衍生自反应性中间体的涂层和其它聚合物产物的方法。同样地，美国专利9,011,627特别描述了一种使用有机聚合物制造用于电容器的高电容率介电材料从而生产低电导率介电涂层的方法。
通过电荷被“组织”成离散的行和列的概念来理解熵减小的介电材料中增强的电容率的基本原理。由于每个电荷层基于周围的离子电荷而在能量上被最优化为可能的最低能量配置，因此从电极施加外部电场导致能够从介电材料层中的当前位置获得的离子或偶极子的最低能量状态的中断。因而，当施加电场时，偶极子或离子从其静止位置(即，在施加电场之前的位置)移动，这又导致材料中电荷分布的重新排列。这导致所有其它偶极子在整个介电材料中继续重新排列。未转换成热的能量被介电材料吸收。当能量被释放时，如果存储的能量没有通过其它机制进行释放，诸如增加的热运动(与温度成比例的随机分子运动)，则能够发生该过程的逆。以这种方式工作的介电材料被称为“熵”材料，因为施加外部电场会引起介电材料内熵的变化。
在熵“正常”材料的情况下，电场中偶极子和离子的重排不一定会引起材料中所有其它离子和偶极子的重排。换句话说，存在偶极子或离子重排，而与材料中的其它偶极子和离子的净相互作用很小或不发生的可能性。在这些情况下，与材料的熵减少形式相比较，该材料将显示出较少的能量存储能力。
如果材料的粘度使得能够发生分子运动，则根据偶极子或离子层的极化而存储的能量能够通过弛豫机制消散，其中能量被转换成旋转、振动、平移以及在外部表现为热的其它运动。对于低粘度材料，由于离子和偶极子的随机运动，已经存储在扩散亥姆霍兹层(dh层)中的能量因此而损失。
对于中到高粘度材料，形成亥姆霍兹层(h层)和dh层的时间帧显著增加。然而，分子的热运动(现在排除晶格的振动作为宏观现象)被有效地减少到接近可忽略的程度。在这些材料中，与热耗散能量所要求的时间相比，可以相对较快地将电场的能量存储在h层和dh层中。热耗散基本上是一阶衰减指数，时间上类似于放射性衰减或扩散；如果在充电周期期间，能量在例如1秒钟的时间段内被吸收，则高粘度材料可能要求几秒钟甚至几分钟才能达到作为热的平均90％能量耗散。
热衰减过程比双电层能量存储过程慢得多。因而，如果能量被快速地存取，就有可能利用通过形成h层和dh层而存储的能量。在这种情况下，形成的偶极子和离子层中的大部分能量通过电场释放，并且随后与电势和电流耦合。由于h层和dh层的放电可能要求分子和原子的移动，所以与充电相比，放电过程可能相对较慢，但是相对于产生热的弛豫机制仍然保持快速。
所公开的eesd的实施例包括具有大于二氧化硅的相对电容率，即大于3.9，的介电材料。在一些实施例中，介电材料具有液体特性，并具有类似于蜂蜜或更高的粘度。在某些实施例中，介电材料具有10,000cp至250,000cp的粘度。在独立实施例中，介电材料为固体。
介电材料可以基本上没有导电性；换句话说，介质材料在任一电极处或附近都不经历氧化/还原，并且不表现出欧姆传导性。在其它实施例中，介电材料是传导的。介电材料可以包括传导或不传导聚合物、无机金属氧化物、混合金属氧化物、混合聚合物和有机材料或其组合。在一些示例中，聚合物是生物聚合物。
在一些实施例中，介电材料包含具有极性和/或可电离官能团的聚合物分子，产生分子内偶极和偶极矩。聚合物分子可以进一步包含一个或多个双键。在一些实施例中，聚合物分子是极性聚合物。蛋白质是易于获得的具有低毒性的廉价极性聚合物。低毒性是相较于其它聚合物的很大优点，并且允许回收或焚烧eesd。蛋白质分子包括具有极性和/或可电离官能团的氨基酸。其它合适的聚合物包括但不限于取代的(例如氟化的)和未取代的聚对二甲苯聚合物、丙烯酸聚合物、甲基丙烯酸聚合物、聚乙二醇、氨基甲酸酯聚合物、环氧聚合物、硅氧烷聚合物、有机萜类聚合物、天然有机聚合物(例如树脂，如虫胶)、聚异氰酸酯及其组合。共聚物，例如丙烯酸酯共聚物(例如与乙烯丁基-、乙基-和甲基-丙烯酸酯的共聚物)和聚对二甲苯共聚物(例如，对二甲苯与丙烯酸酯的聚合物(例如，丙烯酸2-羧乙酯)，甲基丙烯酸酯(例如，3-(三甲氧基甲硅烷基)丙基丙烯酸酯)，α-蒎烯，r-(-)香芹酮，芳樟醇，环己烯，双戊烯，α-萜品烯，r-(+)-柠檬烯及其组合)，也在本公开的范围内。极性聚合物的非限制性示例包括玉米蛋白、大麻蛋白、小麦面筋、聚(丙烯酸-共-马来酸)、聚(丙烯酸)、乳清蛋白分离物、大豆分离蛋白、豌豆蛋白提取物、虫胶及其组合。
在某些实施例中，聚合物分子被衍生以附着附加的官能团，例如促进随后将聚合物分子结合到裸露电极表面(即，裸露金属或碳表面)或复合电极表面的官能团。示例性衍生剂包括但不限于酸酐、碳化二亚胺、亚氨酸酯，以及包括n-羟基琥珀酰亚胺和马来酰亚胺、芳基叠氮化物或二氮丙啶基团的组合的反应物。在一些示例中，聚合物利用酐进行衍生，例如，马来酸酐、衣康酸酐、顺式-4-环己烯-1,2-二羧酸酐或顺式-5-降冰片烯-端-2,3-二羧酸酐。衍生的聚合物分子能够通过交联或通过与表面的其它反应而结合到电极表面。例如，当聚合物分子利用马来酸酐进行衍生时，衍生的聚合物分子能够通过双键交联。交联能够通过任何合适的手段进行，例如化学试剂(例如，自由基引发剂)、紫外光活化或热活化。不传导、高电容率电介质的两个非限制性示例是虫胶基质中的玉米蛋白和利用马来酸酐进行衍生的蛋白质。
发明人惊奇地发现，即使具有上述特征的聚合物分子不能够在相对电极之间自由地移动，但是这些聚合物分子在空间上受到限制时也能够用于能量存储。在充电和/或放电包括电极和包含聚合物分子的介电材料的能量存储设备之前，聚合物分子能够通过将聚合物分子通过任何方式(包括共价键(单或多)，范德华力或氢键)结合到裸露电极表面或复合电极的不导电或绝缘涂层而在空间上受到约束。
不希望被任何特定的操作理论束缚，据信在大分子内，可能仅发生分子的一部分运动，而分子的其它部分充分地结合到位以防止总体运动达到较低能量水平以及随后释放势能从而被耦合到电极，并且被释放为热运动。这种运动限制降低了介电分子中的自由度，并且因此降低了分子将来自电场的吸收能量作为热耗散的能力。因而，结合的聚合物分子以这样的方式耦合至电场，使得聚合物分子由于其自由度降低而不能以热的形式释放能量。大分子的某些部分的运动能够与使用这些技术分析生物大分子的人已知的电泳运动有关，并且与其类似。
不希望受到任何特定操作理论的束缚，据信当聚合物的一部分结合到电极(或电极上的涂层)上时，聚合物的其余部分可能在介电膜内，随着极性和/或电离化官能团响应于电场重新取向而伸展、扭曲或弯曲。这些构造和位置的变化将能量存储在能量存储设备内。当能量存储设备放电时，所存储的能量随着所结合的聚合物分子返回到不太有序的构造而被作为电能释放。包含聚合物分子的介电材料被称为“空间受限”的介电材料，其中至少一些聚合物分子具有较低自由度。
在一些实施例中，介电材料包含有机聚合物和高电容率化合物，诸如无机盐。介电材料还可以包括溶剂。合适的聚合物包括但不限于玉米蛋白、虫胶和硅油。在一个实施例中，无机盐是硼化合物，诸如硼氢化钠或硼砂。当无机盐是硼氢化钠或硼砂时，介电材料还可以包含氢氧化铵。在独立实施例中，无机盐是钛酸钡。在另一独立实施例中，无机盐是过渡金属盐，诸如gd、sr、sn和/或fe盐。盐可以是例如碳酸盐。当无机盐是钛酸钡或过渡金属盐时，介电材料还可以包含硼氢化钠或硼砂。在某些实施例中，介电材料还包括电容率增加材料或击穿电压辅助剂。电容率增加材料或击穿电压辅助剂可以包括y、ni、sm、sc、tb、yb、la、te、ti、zr、ge、mg、pb、hf、cu、ta、nb、bi或其组合，其基本上均匀地分布在整个材料中。
关于合适的介电材料的额外公开在例如us8,432,663、us8,940,850、us9,011,627、us2015/0000090a1、us2015/0000833a1和us2015/0131198a1中能够找到，其每一个都通过引用整体并入本文中。
iv.制造电熵存储器设备的方法
有许多方式来制造如本文公开的电熵存储器设备的实施例。如制造存储器设备领域的普通技术人员所理解的，可以至少部分地基于性能与成本的考虑来选择优选的制造程序。
下面描述制造电熵存储器设备的一种示例性方法。
1)选择用于制造的衬底。合适的材料包括但不限于塑料材料或其它不导电表面，诸如二氧化硅。
2)对衬底的一个平面利用光致抗蚀材料进行图案化，使得多个平行的平坦面对的条对齐。
3)然后将整个表面金属化。
4)去除光致抗蚀剂(溶解或蚀刻)，留下平行的导电条的图案。在一些实施例中，条之间的间距通常为0.05μm，并且条本身的宽度为50nm至50μm。
5)将能够被溶解的可选光致抗蚀剂材料沉积在金属平行条上以形成典型厚度为50至20,000nm的平坦表面。
6)然后将表面金属化以形成与第一传导条对齐的平行传导条的图案。
7)随后从空隙空间移除光致抗蚀剂材料以在两组交叉的金属化平行条的交点处提供间隙。
8)作为可选步骤，金属三维网格可以通过暴露于对二甲苯蒸气以形成
9)将一定量的介电材料放置在通过去除光致抗蚀剂材料而产生的交叉间隙中。
在另一示例性方法中，不使用上述方法中步骤(5)中的可选光致抗蚀剂材料。相反，第二组平行传导条可以通过任何其它合适的方法制造，并且然后将其置于第一传导条上以制成完整的组件。在一些实施例中，将一定量的介电材料置于预期交叉点处以形成eesd，并且然后将第二组平行传导条置于介电材料之上。当添加第二组带时，介电材料起衬垫料的作用。在独立实施例中，施加图案化的绝缘层以防止第一组和第二组平行传导条彼此接触。
在us8,633,289和us2015/0017342a1中进一步描述了用于形成
iv.使用电熵存储器设备的方法
在一个实施例中，在没有再充电循环的情况下使用电熵存储器设备。在向特定存储器单元写入电压电平期间，电场对eesd的介电材料的影响引起介电材料的电容率变化。这种电容率的变化是电压的函数。结果，即使不需要精确的电压电平，这种设备作为整体也将用作存储器存储设备。如果允许特定单元的电压电平耗散(这可能是非常长的时间，例如>3秒)，则介电材料的电容率仍然能够可以通过利用库仑电荷的“脉冲”来确定。如果介电材料被充电到给定的电压水平，则即使电极(即连接到eesd的选择线和数据线)上的电荷被耗尽，介电材料的电容率仍保持在与假设还存在电场时介电材料将具有的电压(电场)相一致的水平。介电材料的这种滞后特性有利于确定在给定单元具有小电流强度脉冲时存储器单元中的电压电平变化。然后，这种库伦脉冲将引起残余电压的小变化，这种变化与介电材料的电容率成比例，该电容率直接与eesd的电容成比例，如下所述。
电量q、电容c和电势v之间的一般关系为：
q＝c×v等式1
电容c通常被视为在大多数情况下都是恒定的物理特性。阵列中特定eesd的电容能够通过给它一个非常小的扰动电荷来测量。在eesd中，电势(或电场)的施加能够影响介电材料的相对电容率。考虑到这种影响主要是电压(介电材料极化)的函数，所以这一属性能够用于确定电容器的状态，而无需对电压进行非常精确的测量。与其极化状态无关地，扰动电荷不足以影响电容器中的电容变化。考虑到这种情况，当电容器电极上的电荷dq发生变化时，这变为：
q+dq＝c×v'等式2
其中v'是跨电容器的新电势。通过从等式2减去等式1，能够根据电量和电势的变化来确定电容。
q+dq-q＝cv'-cv等式3
dq＝c×(v'-v)等式4
将eesd'的电容c的值与eesd的充电状态和未充电状态的预定值进行比较，因而逻辑状态与电容相关，而不是与出现在电极处的电压相关。
在这种关系中，c＝k*e0*a/d，其中a是与介电材料接触的一个电极的面积，d是电极之间(即，地址线和数据线之间)的距离，eo是真空的电容率(8.8542×10-12f/m)，除了相对电容率k之外，所有量都是常数。因此，电压与给定eesd的电容变化有关。
介电材料的总极化取决于至少三种不同的能量存储机制(如由拟合到充电曲线图的曲线图所定义的)。能量储存(充电)的最快机制受最长期能量存储机制的极化状态影响。因而，随着最长期能量极化的发生，极化的更快机制的测量指示明显的变化。这种快速短期极化的变化能够用来确定潜在的长期极化可能是什么。
eesd单元的初始极化水平由eesd电容的测量确定。使用eesd的电容与极化的校准曲线图来计算初始编程的极化。进行这种计算的方法能够像查找表一样简单，模拟电压参考电平或逻辑器件中的数学计算是众所周知的。
通过这种方式，允许在刷新eesd电荷之间逝去的时间长度被极大地延长或实际上被完全消除。有利地，对于电子切换的给定噪声水平，用于确定电容的电荷量应该尽可能地小。微小电荷电平的移动方法对于模拟电子技术领域的技术人员是已知的。介电材料的初始极化状态的确定能够通过在延长时间段内施加太多电荷而得到显著改变；所以，通常使用单个或在多个应用中施加的最小量电荷。
以这种方式，存储器设备的能力被扩展了这样的量，使得该方法的利用延伸到数字数据的非常长期的存储。这些应用被称为非易失性存储器，并且能够被认为是“永久性”存储器和数据存储装置。在这些情况下，对动态存储器性能(如，存取速度)的要求降低能够允许更小的单元(eesd)大小。使用上述示例作为起点，单元的线性尺寸能够减小2x的因子，使存储器设备的密度增加8x。因而，按照图2构造的电熵存储器设备将具有500gb/cm3x8＝500gb/cm3。假设相关联的电子设备能够确定单元的电容率，其分辨率为跨单元的电压的1/8(3位)。将单元尺寸进一步减小到500nm线性长度使得8x增加到4.0tb/cm3。
由于所公开的介电材料的实施例通常不足够传导以基本上使跨连接的并行eesd放电，因此在设备正在被有效使用时，对同一平面中的单元之间的绝缘隔离层的需求很小。然而，在长期存储器存储的情况下，同一平面中的单元之间的隔离屏障可能会有一些优势。用于形成隔离屏障的方法对于微结构化层和非结构化层领域的技术人员来说是公知的。
图8是说明用于确定本文公开的包括eesd阵列的电熵存储器设备中的eesd的电容并刷新存储器设备的示例性方法的流程图。在步骤80中，eesd最初被充电到电压v1。在一段时间逝去之后，在步骤81中确定eesd的电容c。确定电容c可以包括读取eesd的电压v(步骤81a)、将扰动电荷dq添加到eesd(步骤81b)、读取eesd的后续电压v'(步骤81c)，以及根据等式5计算eesd的电容c(步骤81d)。在一些实施例中，扰动电荷dq具有近似等于由于随着时间的泄漏而引起的放电量的量值。放电量可以是eesd电荷容量的0.1-50％，诸如电荷容量的1-50％、1-25％、1-10％或1-5％。在某些实施例中，扰动电荷dq具有1×10-15库仑至1×10-2库仑的范围内的量值，诸如从1×10-15库伦至1×10-6库伦的量值，从1x10-12库伦至1×10-6库伦，或者从1x10-12库伦至1x10-10库伦。在步骤82，基于电容c来确定eesd的初始电压v1。确定v1可以通过将电容c与相应于eesd的充电状态和放电状态的预定值进行比较来完成。在步骤83，eesd被再充电到初始电压v1。可以通过选择足以将eesd再充电到初始电压v1的电压v2(步骤83a)，然后将选定的电压v2写入eeds(步骤83b)来执行eesd的再充电。
图9是说明在rom模式下读取本文公开的电熵存储器设备的一种方法的流程图。一旦进入ram操作(步骤90)，存储器设备就被装载有数据(步骤91)。存储器设备随后被断电(步骤92)。在步骤93，存储器设备被重新加电到活动状态。存储器设备然后进入引导逻辑电路刷新(步骤94)。存储器地址被设置为存储器0(步骤95)，并且启动电容存储器读取/刷新程序(步骤96)。在存储器读取/刷新程序中，地址线被设置到存储器块或单独的存储器存储单元(步骤96a)，并且存储器存储单元的电压v被读取(步骤96b)。扰动电荷dq被添加到存储器存储单元(步骤96c)，并且电压v'被读取(步骤96d)。根据等式5计算eesd单元的电容(步骤96e)。将电容与逻辑电平进行比较(步骤96f)。向eesd施加电压会改变eesd的介电材料的固有电容。增量电压(例如，增量为0.25v的电压)可以用于以增量修改固有电容，其中每个增量电容都与eesd的逻辑电平相对应。当施加的电压被移除时，固有电容保持不变。因而，电容表示最初施加的电压。比较可以例如使用将电容与初始电压v相关联的查找表来执行。选择足以将eesd电压恢复回与逻辑电平相关联的初始值v的电压并将其写入eesd单元(步骤96g)。然后，程序递增到下一存储器存储单元(步骤96h)。在步骤97，查询询问是否已经完成最后的存储器位置。如果答案为否，则重复存储器读取/刷新程序。如果答案为是，则在步骤98退出引导逻辑电路刷新。
图10是说明在ram模式下读取电熵存储器设备和写入到电熵存储器设备的一种方法的流程图。在步骤100进入正常ram操作。在步骤101，查询询问是否读取或写入数据。为了写入数据，在步骤102，设备进入电压存储器写入程序，并且将地址线设置到存储器块或单独的存储器存储单元。用于一个或多个eesd的逻辑电压在多路复用器处被设置，并且多路复用器被设置以写入数据(步骤103)。多路复用器将逻辑电压连接至eesd达锁存时段(步骤104)。在步骤105，查询询问最后的存储器位置是否被完成。如果答案为否，则重复电压存储器写入程序(步骤102-104)。如果答案为是，则在步骤112退出ram逻辑。如果步骤101处的响应为读取数据，则在步骤106，设备进入电压存储器读取程序，并且将地址线设置到存储器块或单独的存储器存储单元。多路复用器被设置为在一个或多个eesd存储单元处读取电压veesd(步骤107)。在步骤108，将电压veesd连接到比较器阵列(参见例如图11)。比较器阵列的输出被连接到输出锁存器(步骤109)。然后，程序递增到下一个存储器存储单元(步骤110)。在步骤111，查询询问最后的存储器位置是否被完成。如果答案为否，则重复电压存储器读取程序(步骤106-110)。如果答案为是，则在步骤112退出ram逻辑。
图11示出了在电压存储器读取程序中使用的比较器阵列1100的一个实施例。eesd电压veesd被连接到比较器阵列1100，比较器阵列1100包括多个比较器1101、1102、1103等。每个比较器都将veesd与参考电压(例如，vref0、vref1、vref2等)进行比较。每个比较器都输出信号，指示veesd是大于还是小于参考电压。二进制解码器1106的模拟逻辑将从比较器接收的信号转换成比特，例如vbit0、vbit1、vbit2，由此提供表示电压的3比特二进制数，并因此提供eesd的相应逻辑电平。
图12是逻辑电平与电压的示例性曲线图，说明了其中eesd具有8个逻辑电平的实施例的veesd与eesd的逻辑电平之间的关系。在图12中所示的示例中，逻辑电平与被施加到eesd的0.5v的电压增量相对应。例如，具有1.5v电压的eesd处于逻辑电平3。该曲线图进一步示出了由于泄漏导致的eesd的电压的轻微降低(即从v1到v2)足够小，使得仍然准确地确定逻辑电平。
鉴于所公开的发明的原理可以应用的许多可能实施例，应该明白，所说明的实施例仅是本发明的优选示例，并且不应该被视为限制本发明的范围。相反，本发明的范围由以下权利要求限定。因此，我们要求我们的发明包括这些权利要求范围和精神内的所有发明。