移位寄存器的制作方法

与相关申请的交叉引用

本申请要求于2016年10月5日在韩国知识产权局提交的韩国专利申请号10-2016-0128387的优先权和权益，其全部内容通过引用的方式并入本文。

本发明涉及一种在显示设备的驱动电路中使用的移位寄存器。

背景技术：

指纹传感器、图像传感器、诸如液晶显示器(lcd)和有机发光显示器(oled)的显示装置中实现包括多条数据线和多条栅极线的显示面板，该显示面板还包括用来驱动显示面板的驱动电路且具有驱动栅极线的栅极驱动器。

栅极驱动器使用移位寄存器来顺序地向栅极线提供扫描信号。移位寄存器包括多个级，并且每个级被配置为顺序地输出扫描信号。

然而，如果移位寄存器中任意级异常操作，则异常生成后的所有级都受异常操作的移位寄存器的输出的影响，从而导致错误操作。

作为解决移位寄存器的缺陷的方法，存在使用解码器的方法。解码器具有每个阶段在前一级的输出上独立地产生其自己的输出的特性，由于通过这一特性防止了栅的工作电压被改变，并且提供一致且低的阻抗输出，因此在使用移位寄存器时防止了该问题。

然而，根据驱动电路的尺寸，即传感器或显示面板的面积，解码器中的输入信号的数量发生变化，在传感器或显示面板的面积大时，需要大量的输入信号。因此，在传感器或显示面板的面积大时，不适合使用解码器。

因此，需要如下技术，该技术用于不管异常级如何(即使一个任意级异常操作)均通过驱动移位寄存器来提高良品率，而同时虽然传感器或显示面板的面积大，进行驱动所需的输入信号的数量也不受影响。

本背景技术部分中公开的上述信息仅用于增强对本发明背景的理解，因此，对本领域普通技术人员来说，可能包含不构成在韩国已知的现有技术的信息。

技术实现要素：

本发明的一个示例性实施方式提供了一种移位寄存器，即使传感器或显示面板的面积变大，所述移位寄存器仍提高良品率而不影响驱动所需的输入信号的数量。

本发明的示例性实施方式可用于获得未详细描述的其它技术对象。

根据本发明的示例性实施方式的移位寄存器被配置有多个施加顺序产生的四个时钟信号中两个时钟信号作为输入并施加起始信号作为输入的级，其中，当施加第一时钟信号时，第一级使起始信号充电至p节点，并通过使用p节点的电压作为驱动电压来输出第一输出信号和第一进位信号，并在施加第二时钟信号时复位p节点；在施加第二时钟信号时，第二级使输入到第一级的起始信号预充电至p节点，使第一进位信号充电至p节点，通过使用p节点的电压作为驱动电压来输出第二输出信号和第二进位信号，并在施加第三时钟信号时复位p节点；以及在输入第二个输入至p节点的输入时钟信号时，第三级和后续各级使之前第二级的进位信号预充电至p节点，使前一级的进位信号充电至p节点，通过使用p节点的电压作为驱动电压来输出输出信号和进位信号，并根据在输入时钟信号之后产生的时钟信号来复位充电的p节点。

多个级中的每一级可包括：起始单元，所述起始单元从起始端子将前一级的进位信号作为输入施加，且在当不存在前一级时将起始信号作为输入施加；预充电单元，所述预充电单元具有连接至起始端子的输入端子和耦合至下一级p节点的输出端子；p节点控制器，所述p节点控制器保持p节点或充电的信号的预充电，或者根据来自当前级的起始端子或前一级的起始端子的信号输入来复位p节点；以及输出单元，所述输出单元将预充电至p节点的信号和起始单元的输出作为输入施加，在施加第一输入时钟信号之前挨着输入的第二输入时钟信号时，将充电至连接至自举电容器的p节点的电压自举，以进一步增加或减少工作电压，从而稳定地输出输出信号，并根据复位单元的输出将p节点和输出信号的电压复位为复位电压。

起始单元可包括用二极管接法连接至起始端子的第一晶体管，预充电单元可包括第十晶体管，所述第十晶体管具有与第一晶体管的栅极连接的栅极和源极以及与下一级的p节点耦合的漏极，p节点控制器可包括第二晶体管、第三晶体管、第四晶体管和第五晶体管，其中，所述第二晶体管具有连接至第一晶体管漏极的漏极、连接至复位电压的源极和连接至输出单元输入端子的栅极，以形成输出单元的输入端子与栅极之间的p控制节点，所述第三晶体管具有连接至接收第一输入时钟信号的时钟端子的栅极和源极以及连接至p控制节点的漏极，并且在施加第一输入时钟信号时，将p节点复位至复位电压，所述第四晶体管具有从起始端子施加信号输入或之前第二级的进位信号作为输入的栅极、连接至p控制节点的漏极和连接至复位电压的源极，所述第五晶体管具有从起始端子施加信号输入作为输入的栅极，耦合至p控制节点和第一输入时钟的漏极以及连接至复位电压的源极，并且输出单元可包括第六晶体管和第八晶体管以及第七晶体管和第九晶体管，所述第六晶体管和第八晶体管施加有第二输入时钟信号和复位电压，使之前第二级的进位信号和前一级的进位信号充电至连接至自举电容器的p节点，将充电至p节点的进位信号自举作为驱动电压，并产生并输出输出信号和进位信号，所述第七晶体管和第九晶体管根据p控制节点的电压将由第六和第八晶体管产生的输出信号和进位信号复位至复位电压v复位。

自举电容器可形成在输出单元的进位信号的输出端子和p节点之间，或者形成在输出单元的输出信号的输出端子和p节点之间，且第一至第十晶体管可各自为p型薄膜晶体管或n型薄膜晶体管。

输入到多个级的两个时钟信号可是顺序产生的四个时钟信号中的两个相继的时钟信号。

根据本发明的另一示例性实施方式的移位寄存器被配置有施加顺序产生的四个时钟信号中两个时钟信号作为输入并施加起始信号作为输入的多个级，其中，多个级中的每一级包括：起始单元，所述起始单元从起始端子施加前一级的进位信号作为输入，且在不存在前一级时施加起始信号作为输入；预充电单元，所述预充电单元具有连接至起始端子的输入端子和耦合至下一级p节点的输出端子；p节点控制器，所述p节点控制器保持p节点或充电信号的预充电，或者根据来自当前级的起始端子或前一级的起始端子的信号输入来复位p节点；以及输出单元，所述输出单元将预充电至p节点的信号和起始单元的输出作为输入施加，在施加第一输入时钟信号之前挨着输入的第二输入时钟信号时，将充电至连接至自举电容器的p节点的电压自举，以进一步增加或减少工作电压，从而稳定地输出输出信号，并根据p节点控制器的输出将p节点和输出信号的电压复位为复位电压。

起始单元可包括用二极管接法连接至起始端子的第一晶体管，预充电单元可包括第十晶体管，所述第十晶体管具有与第一晶体管的栅极连接的栅极和源极以及耦合至下一级p节点的漏极；p节点控制器可包括第二晶体管、第三晶体管、第四晶体管和第五晶体管，其中，所述第二晶体管具有连接至第一晶体管漏极的漏极、连接至复位电压的源极以及连接至输出单元输入端子的栅极，以形成输出单元的输入端子与栅极之间的p控制节点；所述第三晶体管具有连接至接收第一输入时钟信号的时钟端子的栅极和源极以及连接至p控制节点的漏极，并且在施加第一输入时钟信号时，将p节点复位至复位电压；所述第四晶体管具有从起始端子施加信号输入或之前第二级的进位信号作为输入的栅极，连接至p控制节点的漏极以及连接至复位电压的源极；而所述第五晶体管具有从起始端子施加信号输入作为输入的栅极，耦合至p控制节点和第一输入时钟的漏极以及连接至复位电压的源极；并且输出单元可包括第六晶体管和第八晶体管以及第七晶体管和第九晶体管，所述第六晶体管和第八晶体管施加有第二输入时钟信号和复位电压，使之前第二级的进位信号和前一级的进位信号充电至连接至自举电容器器的p节点，将充电至p节点的进位信号自举作为驱动电压，并产生并输出输出信号和进位信号；所述第七晶体管和第九晶体管根据p控制节点的电压将由第六晶体管和第八晶体管产生的输出信号和进位信号复位至复位电压v复位。

第一至第十晶体管的每一个可为p型薄膜晶体管或n型薄膜晶体管。

输入到多个级的两个时钟信号可是顺序产生的四个时钟信号中的两个相继的时钟信号。

根据本发明的示例性实施方式，提供了一种即使一个任意级异常操作，也不管异常级如何均通过驱动移位寄存器提高良品率的移位寄存器，虽然指纹传感器和图像传感器或显示面板的面积大，驱动所需的输入信号的数量仍也不受影响。

附图说明

图1是根据本发明的示例性实施方式的移位寄存器的示意图。

图2是根据本发明的示例性实施方式的每一级的框图。

图3是根据本发明的示例性实施方式的一个级的电路图。

图4是根据本发明的示例性实施方式的对于两个连续级的移位寄存器的电路图。

图5是根据本发明的示例性实施方式的对于两个级的移位寄存器的驱动时序图。

图6是根据本发明的示例性实施方式的对于四个连续级的移位寄存器的电路图。

图7是根据本发明的示例性实施方式的对于四个级的移位寄存器的驱动时序图。

具体实施方式

将在下文中参照附图更全面地描述本发明，在附图中示出了本发明的示例性实施方式。如本领域技术人员将认识到的，在不脱离本发明的精神或范围的情况下，可按照各种不同的方式修改所描述的实施方式。因此，附图和描述从本质上被认为是示例性的而非限制性的。在整个说明书中，相同的附图标记表示相同的元件。此外，可省略对公知技术的详细描述。

在本说明书和所附权利要求书中，除非另有明确说明，否则词语“包括(comprise)”或诸如“包括(comprises)”或“包括comprising”之类的变形将理解为意图包括陈述的元件，但不排除任何其它元件。此外，本说明书中使用的术语“单元”、“设备”和“模块”表示用于处理可以通过硬件、软件或硬件和软件的组合来实现的预定功能或预定操作的单元。

在本说明书和所附权利要求书中，当描述元件“耦合”至另一元件时，该元件可“直接耦合”至另一元件或通过第三元件“电耦合”至另一元件。此外，在本说明书和所附权利要求中，当描述元件与另一元件“耦合”时，这意味着通过插入它们之间的又一元件耦合。

接下来，将参照图1至图5描述根据本发明的示例性实施方式的移位寄存器。

图1是根据本发明的示例性实施方式的移位寄存器的示意图。参照图1，根据本发明的示例性实施方式的移位寄存器具有起始信号“起始(start)”和作为输入的四个时钟信号clk1至clk4，并包括具有起始端子str的多个级100、p节点端子p、两个时钟端子clk、复位端子“复位(reset)”、输出信号端子“缓冲输出(bufferout)”和进位端子“进位输出(carryout)”。

下文中，在配置移位寄存器的多个级100中，仅描述了作为第一级的第n级至作为第四级的(n+3)级。当然，第n+4级及后续级进行如第(n+1)级、第(n+2)级或第(n+3)级相同的操作。此外，下文中，n级100被称作第一级100a，而第(n+1)级100被称作第二级100b，且其余的均以相同的方式，第(n+2)级100被称作第三级100c，而第(n+3)级100被称作第四级100d。

第一级100a至第四级100d接收四个时钟信号clk1至clk4中的两个时钟信号作为输入，并且将起始信号顺序输入至起始端子str，并且将输出信号“输出(out)”顺序输出至输出信号端子“缓冲输出”。在这种情况下，第一级100a接收起始信号“起始”作为起始端子str的输入，并且后续级100b、100c和100d使用前一级的进位信号sc作为起始端子str的输入，如起始信号“起始”。

在与输出信号“输出”相同的定时产生进位信号sc，相应地，级100a至100d的每一级顺序产生输出信号。此外，将进位信号sc输入至下一级的起始端子str，并同时将进位信号sc提供至之后第二级的复位端子“复位”和p节点端子p的输入。然而，由于第一级100a没有之前第二级，将输入至第一级100a的(n-1)起始信号“起始”输入至复位端子“复位”，并且除了第(n-1)起始信号外，没有信号被输入至p节点端子p。

在上述内容中，之后第二级意味着第二个下一级，例如，如果当前级是第二级100b，则之后第二级是第四级100d，而如果当前级是第一级100a，则之后第二级是第三级100c。在上述中，之前第二级意味着第二个上一级，例如，如果当前级是第四级100d，则之前第二级是第二级100b，而如果当前级是第三级100c，则之前第二级是第一级100a。

由于进位信号sc不仅提供至下一级的起始端子str，而且还提供至之后第二级的p端子p，通过处于复位状态的预充电单元将之前第二级的进位信号sc预充电，使得下一级操作，而之后第二级不操作，因此不管前一级产生的问题，可从下一级开始执行正常操作。

接下来，将参照图2描述根据本发明的示例性实施方式的每一级的配置。图2是根据本发明的示例性实施方式的每一级的框图。

参照图2，根据本发明的示例性实施方式的配置移位寄存器的每一级100包括起始单元110、预充电单元120、p节点控制器130和输出单元140。

起始单元110连接至起始端子str，以输入从起始端子str接收的(n-1)起始信号“起始”或进位信号，并提供(n-1)起始信号“起始”或对应于进位信号的输出信号至输出单元140。具体来说，在第一级100a的情况下，起始单元110施加起始信号“起始”作为输入，并且在第二级100b之后使用进位信号作为输入。

预充电单元120包括连接至起始端子str的输入端子和耦合至下一级p节点的输出端子。

在第一级100a的情况下，根据起始单元110的输出信号和时钟2(两个输入信号之一)操作p节点控制器130，并且在第二级100b之后级的情况下，施加之前第二级的进位信号cs、前一级的进位信号cs和时钟2作为输入，保持用之前第二级的进位信号cs充电的p节点信号和前一级的进位信号cs，或将p节点复位。根据第一级的进位信号cs、起始单元110的输出和时钟2来操作第二级100b。例如，如果输入之前第二级的进位信号cs，则第二级100b之后级的p节点控制器130保持p节点处预充电的p节点信号；如果输入前一级的进位信号cs，则第二级100b之后级的p节点控制器130保持p节点处充电p节点信号，并且如果输入时钟2，则第二级100b之后级的p节点控制器130将p节点复位到复位电压v复位。

输出单元140被施加有时钟1(两个输入信号中的另一个)和复位信号v复位，并根据起始单元110中提供的输出信号和p节点控制器130的输出来操作，以同时产生两个输出信号：cs和“输出”。将输出信号“输出”施加至栅极线，并将进位信号cs输入至下一级的起始端子str，并通过预充电单元120同时将之后第二级的p节点预充电。具体来说，当施加时钟1时，在连接至自举电容器的p节点处预充电的之前第二级的进位信号以及前一级的进位信号被自举，以进一步升高或降低输出单元140的工作电压，从而稳定地获得输出单元140的接通/断开操作。此处，当进一步升高输出单元140的工作电压时，输出单元140配置为n型薄膜晶体管(tft)，而当进一步降低输出单元140的工作电压时，输出单元140配置为p型薄膜晶体管。

时钟1表示在时间上在时钟2之前输入的时钟信号，而时钟2表示在时间上在时钟1之后输入的时钟信号。

接下来，将参照图3描述每一级的电路排布。图3是根据本发明的示例性实施方式的一个级的电路图，其中，作为示例描述了第一级100a，并且所有配置的晶体管均由p型薄膜晶体管构成。

第一级100a包括起始单元110、预充电单元120、p节点控制器130和输出单元140。

起始单元110包括第一晶体管t1，第一晶体管t1的栅极和源极连接至起始端子str，而输出端子连接至漏极。

预充电单元120包括第十晶体管t10，第十晶体管t10栅极和源极连接至第一晶体管t1的栅极。此处，作为第十晶体管t10的输出端子的漏极耦合至第二级100b的p节点。对于第二级100b和后续级的第十晶体管，第十晶体管10的漏极耦合至之前第二级的p节点。

p节点控制器130包括第二晶体管t2、第三晶体管t3、第四晶体管t4和第五晶体管t5。

在第二晶体管t2中，漏极连接至第一晶体管t1的漏极，通过源极来输入复位电压v复位，栅极连接至输出单元140的输入端子，从而在输出单元140的输入端子和栅极之间形成p控制节点。在第三晶体管t3中，栅极和源极连接至时钟2输入至的时钟端子，而漏极连接至p控制节点，并在施加时钟2时，使p节点为复位电压v复位。在第四晶体管t4中，起始信号“起始”或进位信号cs是栅极的输入，漏极连接至p控制节点，而源极连接至复位电压v复位。在第五晶体管t5中，起始信号“起始”或进位信号是栅极的输入，漏极连接至p控制节点和时钟2，而源极连接至复位电压v复位。

输出单元140包括第六晶体管和第八晶体管以及第七晶体管和第九晶体管，其中，第六晶体管和第八晶体管被施加有时钟1和复位电压v复位，使用p节点电压作为驱动电压，且产生并输出输出信号和进位信号，第七晶体管和第九晶体管取决于p控制节点电压而将由第六晶体管和第八晶体管产生的输出信号和进位信号复位至复位电压v复位。具体来说，第六晶体管和第七晶体管具有共同的栅极，并且在连接至自举电容器的p节点处充电之前第二级的进位信号和前一级的进位信号，由于充电有进位信号的p节点被用作栅极的输入且当施加时钟1至源极时p节点被自举以进一步升高或降低输入电压，使得第六晶体管和第七晶体管接通/断开，在漏极处形成输出信号“输出”和进位信号cs。第七晶体管和第八晶体管具有共同的栅极，将p控制节点的电压用作栅极的输入，漏极连接至第六或第八晶体管的漏极，源极连接至复位电压v复位。

接下来，将参照图4和图5描述作为第n级的第一级与作为第(n+1)级的第二级的连接关系及操作。图4是依照根据本发明的示例性实施方式的对于两个连续级的移位寄存器的电路图的、对于第一级和第二级的电路图。图5是根据本发明的示例性实施方式的对于两个级的移位寄存器的驱动时序图。

参照图4，第一级100a和第二级100b具有相同的电路排布。

在第一级100a中，将起始信号“起始”被施加至起始端子str，将第一时钟信号clk1施加至输出单元140的第六晶体管t6和第八晶体管t8，并将第二时钟信号clk2施加至第三晶体管t3。在这种情况下，第四晶体管t4施加起始信号“起始”作为栅极的输入，预充电单元120的第十晶体管t10使用起始端子str作为输入，并且漏极连接至第二级100b的p节点。p节点连接至第一晶体管t1的输出端子。

在第二级100b中，第一级100a的进位信号sc1施加至起始端子str，第二时钟信号clk2施加至输出单元140的第六晶体管t6和第八晶体管t8，并且第三时钟信号clk3施加至第三晶体管t3。在这种情况下，第四晶体管t4使用第一级100a的起始信号起始作为栅极的输入。此外，预充电单元120的第十晶体管t10使用第一级100a(n)的进位信号sc1，并将漏极连接至第三级100c的p节点。通过第一级100a的第十晶体管t10，将p节点耦合至第一级100a的起始端子str。

参照图5，将描述第一级100a和第二级100b的操作。

首先，参照第一级100a的操作，在时钟信号clk1至clk4分别同如(a)、(b)、(c)和(d)同步的状态下，如果如图5(e)所示将起始信号“起始”施加至第一级100a(n)的起始端子str，起始信号“起始”接通第四晶体管t4和第五晶体管t5，并通过第一晶体管t1对p节点充电。

通过接通第四晶体管t4和第五晶体管t5，如(f)所示，将复位电压v复位施加至p控制节点，相应地，保持在p节点处充电的信号为虚线圆m1。在这种情况下，第二晶体管t2、第七晶体管t7和第九晶体管t9根据p控制节点的复位电压而进入断开状态。

在这种状态下，与起始信号“起始”的上升沿同步地将第一时钟信号clk1施加至第一级100a的输出单元140。因此，如(h)所示，在输出单元140的第六晶体管t6处输出输出信号输出1，而在第八晶体管t8处输出进位信号cs1。在这种情况下，如同(g)中虚线圆m2，第一级100a的p节点由自举电容器cb和第六晶体管t6和第八晶体管t8自举。

此外，与第一时钟信号clk1的上升沿同步地将第二时钟信号clk2施加至第三晶体管t3。因此，第三晶体管t3接通，对应于第二时钟信号clk2的电压施加至p控制节点，使得第二、第七和第九晶体管t2、t7和t9接通。因此，p节点电连接至第二晶体管t2以被复位至复位电压v复位，并且如(g)所示，与第二时钟信号clk2同步地将自举电压复位至复位电压v复位。此外，根据第七晶体管t7和第九晶体管t9的接通，复位第六晶体管t6的输出信号输出1和第八晶体管t8的进位信号sc1。

参照第二级100b的操作，如(j)中虚线圆m3所示，由通过第一级100a的第十晶体管t10的第一级100a的起始信号“起始”对p节点预充电，并且同时第四晶体管t4由第一级100a的启动信号“起始”接通，使得如(i)所示，将复位电压v复位施加至p控制节点，从而保持了在p节点处预充电的信号。在这种情况下，第二晶体管t2、第七晶体管t7和第九晶体管t9根据p控制节点的复位电压而进入断开阶段。

在这种状态下，第二级100b通过起始端子str接收第一级100a的进位信号sc1作为起始信号“起始”。进位信号sc1施加至p节点以对p节点连续充电并接通第五晶体管t5，使得复位电压v复位连续施加至p控制节点，从而如(j)中虚线圆m4那样连续保持充电至p节点的信号。

接下来，第二级100b与第一级100a一起接收第二时钟信号clk2。在这种情况下，在第二级100b中，第二时钟信号clk2施加至输出单元140的第六晶体管t6和第八晶体管t8。由于施加了第二时钟信号clk2，如(k)所示，在输出单元140的第六晶体管t6处输出输出信号输出2，在第八晶体管t8处输出而进位信号cs2。

在这种情况下，如同(j)中虚线圆m5，第二级100b的p节点由自举电容器器cb以及第六晶体管t6和第八晶体管t8自举。

与第二时钟信号clk2的上升沿同步地将第三时钟信号clk3施加至第三晶体管t3。因此，第三晶体管t3接通，对应于第三时钟信号clk3的电压施加至p控制节点，使得第二晶体管t2、第七晶体管t7和第九晶体管t9接通。如果第二晶体管t2接通，p节点电连接至第二晶体管t2以被复位至复位电压v复位，并且相应地，如(j)所示，与第三时钟信号clk3同步地将自举电压复位至复位电压v复位。此外，当第七晶体管t7和第九晶体管t9接通时，复位第六晶体管t6的输出信号输出2和第八晶体管t8的进位信号sc2。

接下来，将参照图6和图7描述根据本发明的示例性实施方式的移位寄存器的整体操作。图6是根据本发明的示例性实施方式的对于四个连续级的移位寄存器的电路图，而图7是根据本发明的示例性实施方式的对于四个级的移位寄存器的驱动时序图。

此处，根据本发明的示例性实施方式的移位寄存器是由四个级构成的情况的示例。

参照图6，第一级100d至四级100a具有相同的电路排布。在这种情况下，具有两个或更多个前级的第三级100c和第四级100d具有相同的连接关系，但是第一级100a和第二级100b不具有前级或具有一个前级，使得它们具有与第三级100c和第四级100d不同的连接关系。参照图4和图5描述过了第一级100a和第二级100b的这种连接关系，因而以下将省略进一步的说明。

在第三级100c中，第二级100b的进位信号sc1施加至起始端子str，第三时钟信号clk3施加至输出单元140的第六晶体管t6和第八晶体管t8，并且第四时钟信号clk4施加至第三晶体管t3。在这种情况下，通过第二级100b的第十晶体管t10，第四晶体管t4施加第一级100a的进位信号sc1作为栅极的输入。预充电单元120的第十晶体管t10施加第二级100b的进位输出信号sc2作为输入，并且漏极连接至第四级100d的p节点。通过第二级100b的第十晶体管t10，将p节点耦合至第一级100a的进位信号端子(“进位输出”)。

在第四级100d中，第三级100c的进位信号sc1施加至起始端子str，第四时钟信号clk4施加至输出单元140的第六晶体管t6和第八晶体管t8，并且第一时钟信号clk1施加至第三晶体管t3。在这种情况下，通过第三级100c的第十晶体管t10，第四晶体管t4施加第二级100b的进位信号sc2作为栅极的输入。此外，预充电单元120的第十晶体管t10施加第三级100c的进位信号sc3作为输入，并输出进位信号sc3。通过第三级100c的第十晶体管t10，将p节点耦合至第二级100b的进位信号端子(“进位输出”)。

参照图7描述第1级100a至第4级100d的操作。在描述之前，先前参照图5对第一级100a和第二级100b的操作进行了描述，因而对第三级100c和第四级100d的操作进行描述。

首先，参照第三级100c，如(m)中虚线圆m6所示，由第一级100a的进位信号sc1对p节点预充电，并且同时第四晶体管t4由第一级100a的进位信号sc1接通，以如(l)所示那样施加复位电压v复位至p控制节点，从而在p节点处保持预充电信号。在这种状态下，第三级100c通过起始端子str接收第二级100b的进位信号sc2作为起始信号“起始”。进位信号sc2施加至p节点以对p节点连续充电并接通第五晶体管t5以施加复位电压v复位至p控制节点，从而如(m)中虚线圆m7那样连续保持充电至p节点的信号。在这种情况下，第二晶体管t2、第七晶体管t7和第九晶体管t9根据p控制节点的复位电压而进入断开状态。

接下来，第三级100c接收第三时钟信号clk3。在这种情况下，在第三级100c中，第三时钟信号clk3施加至输出单元140的第六晶体管t6和第八晶体管t8。由于施加了第三时钟信号clk3，如(n)所示，在输出单元140的第六晶体管t6处输出输出信号输出3，而在第八晶体管t8处输出进位信号cs3。

在这种情况下，如同(m)中虚线圆m8，第三级100c的p节点由自举电容器器cb以及第六晶体管t6和第八晶体管t8自举。

此外，与第三时钟信号clk3的上升沿同步地将第四时钟信号clk4施加至第三晶体管t3。因此，接通第三晶体管t3以施加对应于第三时钟信号clk3的电压至p控制节点，使得第二晶体管t2、第七晶体管t7和第九晶体管t9接通。如果第二晶体管t2接通，p节点电连接至第二晶体管t2以被复位至复位电压v复位，并且如(m)所示，与第四时钟信号clk4同步地将自举电压复位至复位电压v复位。此外，根据第七晶体管t7和第九晶体管t9的接通，复位第六晶体管t6的输出信号输出3和第八晶体管t8的进位输出信号sc3。

接下来，参照第四级100d的操作，如(p)中虚线圆m9所示，由第二级100b的进位输出信号sc2对p节点预充电，并且同时第四晶体管t4由第二级100b的进位输出信号sc2接通，以如(o)所示，施加复位电压v复位至p控制节点，从而在p节点处保持了预充电信号。

在这种状态下，第四级100d通过起始端子str接收第三级100c的进位输出信号sc3作为起始信号“起始”。进位输出信号sc3施加至p节点以对p节点充电并接通第五晶体管t5以连续施加复位电压v复位至p节点控制节点，从而如(p)中虚线圆m10那样在p节点处连续保持了充电信号。在这种情况下，第二晶体管t2、第七晶体管t7和第九晶体管t9根据p控制节点的复位电压而进入断开状态。

接下来，第四级100d与第三级100c一起接收第四时钟信号clk4。在这种情况下，在第四级100d中，第四时钟信号clk4施加至输出单元140的第六晶体管t6和第八晶体管t8。

由于施加了第四时钟信号clk4，如(q)所示，在输出单元140的第六晶体管t6处输出输出信号输出4，而在第八晶体管t8处输出进位信号cs4。在这种情况下，如同(p)中虚线圆m11，第四级100d的p节点由自举电容器cb以及第六晶体管t6和第八晶体管t8自举。

此外，与第四时钟信号clk4的上升沿同步地将第一时钟信号clk1施加至第三晶体管t3。因此，接通第三晶体管t3以施加对应于第三时钟信号clk3的电压至p控制节点，使得第二晶体管t2、第七晶体管t7和第九晶体管t9接通。如果第二晶体管t2接通，则p节点电连接至第二晶体管t2以被复位至复位电压v复位，并且相应地，如(p)所示，与第四时钟信号clk4同步地将自举电压复位至复位电压v复位。

在上述示例性实施方式中，第一至第十晶体管配置为p型薄膜晶体管，但作为另一示例，第一至第十晶体管可配置为n型薄膜晶体管。当第一至第十晶体管配置为n型薄膜晶体管时，普通技术人员可以容易地实现上述示例性实施方式，因此将省略详细描述。

虽然已结合目前认为是实用的示例性实施方式描述了本发明，但是应当理解，本发明不限于所公开的实施方式，恰恰相反，本发明旨在覆盖包括在所附权利要求的精神和范围内各种修改和等效布置。

<符号说明>

100a：第一级100b：第二级

110c：第三级100d：第四级

110：起始单元120：预充电单元

130：p节点控制器140：输出单元

100：移位寄存器