内存储存装置以及电阻式内存组件的形成方法与流程

本发明涉及一种内存储存装置以及电阻式内存组件的形成方法。

背景技术：

近年来电阻式内存(诸如电阻式随机存取内存(resistiverandomaccessmemory，rram))的发展极为快速，是目前最受瞩目的未来内存的结构。由于电阻式内存具备低功耗、高速运作、高密度以及兼容于互补式金属氧化物半导体(complementarymetaloxidesemiconductor，cmos)制程技术的潜在优势，因此非常适合作为下一世代的非挥发性内存组件。对可靠度测试以及商业化而言，电阻式内存组件的高温数据保持能力(hightemperaturedataretention，htdr)具有决定性的影响。在现有技术中，为了改善高温数据保持能力，或有利用调整制程、算法修正或电性参数调整来达到此一目的，但仍有相当大的努力空间。

技术实现要素：

本发明提供一种内存储存装置以及电阻式内存组件的形成方法，其灯丝强健，且高温数据保持能力良好。

本发明的电阻式内存组件的形成方法，包括：开始形成程序以对电阻式内存组件施加形成电压，使电阻式内存组件从高阻态转变为低阻态，并且测量电阻式内存组件的第一电流；对电阻式内存组件进行加热步骤，并且测量电阻式内存组件的第二电流；以及比较第一电流以及第二电流，并且依据第一电流以及第二电流的比较结果来决定对电阻式内存组件施加第一电压信号或第二电压信号，或者结束形成程序。

在本发明的一实施例中，上述比较第一电流以及第二电流的步骤包括：计算第二电流与第一电流的比值；以及判断第二电流与第一电流的比值是大于、小于或等于预定值，以取得比较结果。依据比较结果来决定对电阻式内存组件施加第一电压信号或第二电压信号，或者结束形成程序的步骤包括：若第二电流与第一电流的比值小于预定值，对电阻式内存组件施加第一电压信号；若第二电流与第一电流的比值大于预定值，对电阻式内存组件施加第二电压信号：及若第二电流与第一电流的比值等于预定值，结束形成程序。

在本发明的一实施例中，上述电阻式内存组件的形成方法还包括：在对电阻式内存组件施加第一电压信号的步骤之后，测量电阻式内存组件的第三电流；计算第三电流与第一电流的比值；及比较第三电流与第一电流的比值与预定值；其中若第三电流与第一电流的比值小于预定值，更对电阻式内存组件施加第一电压信号；若第三电流与第一电流的比值大于预定值，更对电阻式内存组件施加第二电压信号；若第三电流与第一电流的比值等于预定值，结束形成程序。

在本发明的一实施例中，上述电阻式内存组件的形成方法还包括：在对电阻式内存组件施加第二电压信号的步骤之后，测量电阻式内存组件的第四电流；计算第四电流与第一电流的比值；及比较第四电流与第一电流的比值与预定值；其中若第四电流与第一电流的比值小于预定值，更对电阻式内存组件施加第一电压信号；若第四电流与第一电流的比值大于预定值，更对电阻式内存组件施加第二电压信号；以及若第四电流与第一电流的比值等于预定值，结束形成程序。

在本发明的一实施例中，上述第一电压信号的相位相反于形成电压的相位，且第二电压信号的相位相同于形成电压的相位。

在本发明的一实施例中，上述第二电压信号的最大脉冲高度大于第一电压信号的最大脉冲高度。

在本发明的一实施例中，上述第一电压信号的最大脉冲宽度大于第二电压信号的最大脉冲宽度。

在本发明的一实施例中，上述第一电压信号包括多个脉冲信号。脉冲信号的脉冲宽度逐渐增加，且脉冲高度相等。

在本发明的一实施例中，上述第二电压信号包括多个脉冲信号。脉冲信号的脉冲宽度相等，且脉冲高度逐渐增加。

本发明的内存储存装置包括电阻式内存组件以及内存控制器。内存控制器开始形成程序以对电阻式内存组件施加形成电压，使电阻式内存组件从高阻态转变为低阻态。内存控制器测量电阻式内存组件的第一电流。在电阻式内存组件被加热之后，内存控制器测量电阻式内存组件的第二电流。内存控制器比较第一电流以及第二电流。内存控制器依据第一电流以及第二电流的比较结果来决定对电阻式内存组件施加第一电压信号或第二电压信号，或者结束形成程序。

在本发明的一实施例中，在上述的内存控制器比较第一电流以及第二电流时，内存控制器计算第二电流与第一电流的比值。内存控制器判断第二电流与第一电流的比值是大于、小于或等于预定值，以取得比较结果。若第二电流与第一电流的比值小于预定值，内存控制器对电阻式内存组件施加第一电压信号。若第二电流与第一电流的比值大于预定值，内存控制器对电阻式内存组件施加第二电压信号。若第二电流与第一电流的比值等于预定值，上述的内存控制器不施加第一电压信号及第二电压信号给电阻式内存组件，并且结束形成程序。

在本发明的一实施例中，在上述的内存控制器对电阻式内存组件施加第一电压信号之后，内存控制器测量电阻式内存组件的第三电流，且计算第三电流与第一电流的比值。若第三电流与第一电流的比值小于预定值，上述的内存控制器更对电阻式内存组件施加第一电压信号。若第三电流与第一电流的比值大于预定值，内存控制器更对电阻式内存组件施加第二电压信号。若第三电流与第一电流的比值等于预定值，内存控制器不施加第一电压信号及第二电压信号给电阻式内存组件，并且结束形成程序。

在本发明的一实施例中，在上述的内存控制器对电阻式内存组件施加第二电压信号之后，内存控制器测量电阻式内存组件的第四电流，且计算第四电流与第一电流的比值。若第四电流与第一电流的比值小于预定值，上述的内存控制器更对电阻式内存组件施加第一电压信号。若第四电流与第一电流的比值大于预定值，内存控制器更对电阻式内存组件施加第二电压信号。若第四电流与第一电流的比值等于预定值，内存控制器不施加第一电压信号及第二电压信号给电阻式内存组件，并且结束形成程序。

在本发明的一实施例中，第一电压信号的相位相反于形成电压的相位，且第二电压信号的相位相同于形成电压的相位。

在本发明的一实施例中，第二电压信号的最大脉冲高度大于第一电压信号的最大脉冲高度。

在本发明的一实施例中，第一电压信号的最大脉冲宽度大于第二电压信号的最大脉冲宽度。

在本发明的一实施例中，第一电压信号包括多个脉冲信号。脉冲信号的脉冲宽度逐渐增加，且脉冲高度相等。

在本发明的一实施例中，第二电压信号包括多个脉冲信号。脉冲信号的脉冲宽度相等，且脉冲高度逐渐增加。

基于上述，在本发明的示范实施例中，电阻式内存组件的形成方法包括加热步骤。并且，应用本发明的示范实施例的形成方法的电阻式内存组件，其灯丝强健，且高温数据保持能力良好。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1为本发明一实施例的内存储存装置的概要示意图。

图2为本发明一实施例的电阻式内存组件的概要示意图。

图3为本发明一实施例的电阻式内存组件的形成方法的步骤流程图。

图4为本发明另一实施例的电阻式内存组件的形成方法的步骤流程图。

图5为图2实施例的电阻式内存组件中的氧空缺在介电层中分布的概要示意图。

图6a为本发明一实施例的第一电压信号的波形示意图。

图6b为本发明一实施例的第二电压信号的波形示意图。

符号说明

100：内存储存装置

110：内存控制器

120：内存晶胞数组

122：电阻式内存组件

210：上电极

212：氧离子

220：下电极

230：介电层

232：氧空缺

v1：第一电压信号

v2：第二电压信号

s100、s110、s120、s200、s210、s220、s230、s240、s250、s260、s262、s270、s272：方法步骤。

具体实施方式

以下提出多个实施例来说明本发明，然而本发明不仅限于所例示的多个实施例。又实施例之间也允许有适当的结合。在本申请说明书全文(包括申请专利范围)中所使用的「耦接」一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。此外，「信号」一词可指至少一电流、电压、电荷、温度、数据、电磁波或任何其他一或多个信号。

图1为本发明一实施例的内存储存装置的概要示意图。图2为本发明一实施例的电阻式内存组件的概要示意图。请参考图1及图2，本实施例的内存储存装置100包括内存控制器110以及内存晶胞数组120。内存晶胞数组120耦接至内存控制器110。内存晶胞数组120包括多个以数组方式排列的电阻式内存组件122。在本实施例中，电阻式内存组件122包括上电极210、下电极220以及介电层230。上电极210及下电极220为良好的导体，其可由金属、过渡金属、金属氧化物与金属氮化物等可以提供电子传导的材料所制成，两者的材料可以相同或不相同。介电层230设置在上电极210以及下电极220之间。介电层230包括介电材料，例如包括过渡金属氧化物、硅氧化物或铝氧化物。此种结构的电阻式内存组件122至少具有两种阻值状态，利用在电极两端施加不同的电压来改变电阻式内存组件122的阻值状态，以提供储存数据的功能。

在本实施例中，内存控制器110用以对电阻式内存组件122进行一形成程序(formingprocedure)。所述形成程序是指对电阻式内存组件122进行初始化的过程。在此过程中，电阻式内存组件122两端的电极持续被施加偏压，以对介电层230产生一个外加电场。当外加电场超过临界值时，介电层230会发生介电崩溃现象而产生灯丝(filament)，从而由高阻态(highresistancestate，hrs)转变为低阻态(lowresistancestate，lrs)。此种崩溃并非永久，介电层230的阻值仍可依据后续所施加的电压而被改变。

另一方面，当电阻式内存组件122的灯丝形成后，灯丝的分布通常是发散的，使得在高温(例如大于85℃)的环境中，处于低阻态的电阻式内存组件122的氧离子212容易从电极层(例如上电极210)漂移至介电层230，与其中的氧空缺232再次结合，从而可能阻断介电层230中的电流传递路径，也即造成其中的灯丝断裂。在本实施例中，电阻式内存组件122的形成方法包括加热步骤，例如包括热增强去缺陷(thermalenhanceddetrapping，ted)操作。本发明的实施例通过对电阻式内存组件122施加热处理(例如大于85℃)，灯丝可以被重组而变得较聚集。再者，由于能量太强的高温环境将导致电阻式内存组件122的灯丝过度聚集，能量不足的高温环境将导致电阻式内存组件122的灯丝没有有效地聚集，本发明的实施例可根据加热后的电阻式内存组件122的电流的下降比例，判断是否对电阻式内存组件122施加额外的适当能量，以恢复及修补灯丝，从而改善内存储存装置100的高温数据保持能力。

图3为本发明一实施例的电阻式内存组件的形成方法的步骤流程图。请参考图1至图3，本实施例的电阻式内存组件的形成方法例如至少适用于图1及图2的内存储存装置100及电阻式内存组件122。在步骤s100中，内存控制器110开始形成程序，以对电阻式内存组件122施加形成电压，并且测量电阻式内存组件122的第一电流。其中，第一电流大于参考电流，以验证电阻式内存组件122成功地从高阻态转变为低阻态。在步骤s110中，内存控制器110对电阻式内存组件122进行加热步骤，并且测量电阻式内存组件122的第二电流。在一实施例中，加热步骤可由其他适合的加热组件或测试机台来执行。在步骤s120中，内存控制器110比较第一电流以及第二电流，并且依据第一电流以及第二电流的比较结果来决定对电阻式内存组件122施加第一电压信号或第二电压信号，或者结束形成程序。在一实施例中，第一电压信号例如为负电压，第二电压信号例如为正电压。本发明对第一电压信号以及第二电压信号的波形及相位并不加以限制。

在一实施例中，第一电流以及第二电流的比较结果例如包括第二电流的减小比例是大于、小于或等于一预定比例(例如10％，此比例不用以限定本发明)。举例而言，相较于第一电流，若第二电流的减小比例等于10％，内存控制器110结束形成程序。相较于第一电流，若第二电流的减小比例小于10％，内存控制器110对电阻式内存组件122施加第一电压信号。相较于第一电流，若第二电流的减小比例大于10％，内存控制器110对电阻式内存组件122施加第二电压信号。第一电压信号的相位可相反于形成电压的相位，第二电压信号的相位可相同于形成电压的相位，如图6a及图6b所示。通过施加第一电压信号，可使灯丝被更聚集化，其中，第二电压信号的能量大于第一电压信号，藉以重建过度窄化的灯丝。举例而言，如图6a及图6b所示，第二电压信号的最大脉冲高度可以大于第一电压信号的最大脉冲高度，进一步地，第二电压信号的最大脉冲宽度可以小于第一电压信号的最大脉冲宽度。利用本实施例的形成方法的电阻式内存组件，可改善内存储存装置100的高温数据保持能力。

图4为本发明另一实施例的电阻式内存组件的形成方法的步骤流程图。请参考图1、图2及图4，本实施例的电阻式内存组件的形成方法例如至少适用于图1及图2的内存储存装置100及电阻式内存组件122。在步骤s200中，内存控制器110开始形成程序。在步骤s210中，内存控制器110测量电阻式内存组件122的第一电流。在步骤s220中，内存控制器110对电阻式内存组件122进行加热步骤。在一实施例中，加热步骤可由其他适合的加热组件或测试机台来执行。在步骤s230中，内存控制器110测量电阻式内存组件122的第二电流。在本实施例中，所述第一电流例如是指在电阻式内存组件122进行加热步骤(步骤s220)之前测量所得的电流，以及所述第二电流例如是指在电阻式内存组件122进行加热步骤(步骤s220)之后测量所得的电流。

接着，在步骤s240中，内存控制器110计算第二电流与第一电流的比值，并且判断第二电流与第一电流的比值是大于、小于或等于预定值(例如10％，此预定值不用以限定本发明)。若第二电流与第一电流的比值等于预定值，内存控制器110执行步骤s250，结束形成程序。若第二电流与第一电流的比值小于预定值，内存控制器110执行步骤s260，对电阻式内存组件122施加第一电压信号，并且测量电阻式内存组件122的第三电流。所述第三电流例如是指在电阻式内存组件122在被施加第一电压信号之后测量所得的电流。若第二电流与第一电流的比值大于预定值，内存控制器110执行步骤s270，对电阻式内存组件122施加第二电压信号，并且测量电阻式内存组件122的第四电流。所述第四电流例如是指在电阻式内存组件122在被施加第二电压信号之后测量所得的电流。

接着，在步骤s262中，内存控制器110计算第三电流与第一电流的比值，并且判断第三电流与第一电流的比值是大于、小于或等于预定值(例如10％，此预定值不用以限定本发明)。若第三电流与第一电流的比值等于预定值，内存控制器110执行步骤s250，结束形成程序。若第三电流与第一电流的比值小于预定值，内存控制器110再次执行步骤s260，对电阻式内存组件122施加第一电压信号。若第三电流与第一电流的比值大于预定值，内存控制器110再次执行步骤s270，对电阻式内存组件122施加第二电压信号。

另一方面，在步骤s272中，内存控制器110计算第四电流与第一电流的比值，并且判断第四电流与第一电流的比值是大于、小于或等于预定值(例如10％，此预定值不用以限定本发明)。若第四电流与第一电流的比值等于预定值，内存控制器110执行步骤s250，结束形成程序。若第四电流与第一电流的比值小于预定值，内存控制器110再次执行步骤s260，对电阻式内存组件122施加第一电压信号。若第四电流与第一电流的比值大于预定值，内存控制器110再次执行步骤s270，对电阻式内存组件122施加第二电压信号。另外，本实施例的电阻式内存组件的形成方法可由图1至图3实施例的叙述中获致足够的教示、建议与实施说明，因此不再赘述。

在本实施例中，在电阻式内存组件122进行加热步骤(步骤s220)之后，内存控制器110会对电阻式内存组件122施加第一电压信号或第二电压信号，直到加热步骤之后测量所得的电流的减少幅度相较于加热步骤之前测量所得的电流约略等于预定值(例如10％，此预定值不用以限定本发明)，再结束形成程序。因此，应用本实施例的形成方法的电阻式内存组件122，其灯丝强健(robust)，如图5所示。图5为图2实施例的电阻式内存组件中的氧空缺在介电层中分布的概要示意图。在本实施例中，电阻式内存组件122中的氧空缺232在介电层230中的分布不会过于散乱，并且电阻式内存组件122也不会因过度加热而造成其中的氧空缺232与氧离子212在电极层与介电层230之间的界面过度结合。

图6a为本发明一实施例的第一电压信号的波形示意图。图6b为本发明一实施例的第二电压信号的波形示意图。请参考图6a及图6b，本实施例的第一电压信号v1包括多个脉冲信号，其电压信号准位小于零。在本实施例中，第一电压信号v1的脉冲宽度逐渐增加，且脉冲高度相等。本实施例的第二电压信号v2包括多个脉冲信号，其电压信号准位大于零。在本实施例中，第二电压信号v2的脉冲宽度相等，且脉冲高度逐渐增加。图6a及图6b所为的信号波形仅用以例示说明，本发明对第一电压信号v1以及第二电压信号v2的波形及相位并不加以限制。

综上所述，在本发明的示范实施例中，电阻式内存组件的形成方法包括加热步骤。此加热步骤在形成程序中可恢复及修补灯丝，以改善内存储存装置的高温数据保持能力。并且，在电阻式内存组件进行加热步骤之后，内存控制器会对电阻式内存组件施加第一电压信号或第二电压信号，直到电流的减少幅度约略等于预定值，再结束形成程序。因此，应用本发明的示范实施例的形成方法的电阻式内存组件，其灯丝强健，且高温数据保持能力良好。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求书所界定者为准。