用于记录芯片版本编号的逻辑电路及写入芯片版本编号的方法与流程

本发明涉及电路领域，尤其涉及一种用于记录芯片版本编号的逻辑电路及将芯片版本编号写入所述逻辑电路的方法。

背景技术：

一个系列的芯片会有多种版本，而多种版本的芯片大多整体上相似，细节存在区别，难以区分。因此在芯片生产过程中，需要通过记录机制来记录芯片的版本编号，以便芯片生产完成后，用户快速获取其版本编号，获悉该版本编号芯片的性能指标。

目前的一种记录芯片版本编号的方式是在封装芯片的外包装上打印芯片的版本编号，芯片的外包装的印刷字体可能会因磨损等环境外力因素而消失，如此，便无法知晓芯片的版本编号。

技术实现要素：

基于此，本发明提出了一种用于记录芯片版本编号的逻辑电路及其制备方法，能够稳定记录芯片版本编号，不受环境外力因素影响。

所述逻辑电路包括至少一个子逻辑电路，且子逻辑电路的个数与芯片版本编号的位数相同；每个子逻辑电路中包括至少一个逻辑高单元、至少一个逻辑低单元以及至少一个逻辑门单元；各个子逻辑电路中，逻辑高单元的个数、逻辑低单元的个数以及逻辑门单元的个数相同；

在每个子逻辑电路中，各个逻辑门单元的第一输入端的连接对象为一个逻辑高单元或一个逻辑低单元，各个逻辑门单元的第二输入端分别通过芯片上对应的第一布线连接上一个逻辑门单元的输出端，各个逻辑门单元的输出端分别通过所述芯片上对应的第二布线连接下一个逻辑门单元的第二输入端；其中，第一个逻辑门单元的第二输入端用于接入输入信号，最后一个逻辑门单元的输出端输出用于记录芯片版本编号的输出信号。

上述用于记录芯片版本编号的逻辑电路，芯片版本编号的位数与子逻辑电路的个数相同，将每个子逻辑电路中各逻辑高单元、各逻辑低单元以及各逻辑门单元通过芯片上的布线连接好后，为每个子逻辑电路的第一个逻辑门单元给定输入信号，只需获取每个子逻辑电路中最后一个逻辑门单元的输出信号，就可获知所述芯片的版本编号，逻辑电路稳定存在于芯片上，不会因磨损等外力因素消失，故通过上述逻辑电路来记录芯片的版本编号，具备稳定性。

一种将芯片版本编号写入上述逻辑电路的方法，包括以下步骤：

获取待写入的所述芯片版本编号，确定用于发送给每个子逻辑电路中第一个逻辑门单元的输入信号的高低电平属性；

根据待写入的芯片的版本编号以及各个输入信号的高低电平属性生成对应的逻辑布线图；

根据所述逻辑布线图制作所述逻辑电路的布线，利用所述布线实现所述逻辑电路的电气连接。

上述将芯片版本编号写入上述逻辑电路的方法，在将芯片的所述逻辑电路进行布线之前，确定用于发送给每个子逻辑电路第一个逻辑门单元的输入信号是高电平还是低电平以及获取待写入的芯片版本编号，根据该输入信号的高低电平属性以及待写入的芯片版本编号，生成对应的逻辑布线图，以使所述芯片的所述逻辑电路的输出信号与待写入的芯片版本编号对应。然后，在对所述芯片进行布线时，根据所述逻辑布线图对所述逻辑电路进行布线操作，该布线操作可实现在每个子逻辑电路中，各个逻辑门单元的第一输入端连接一个逻辑高单元或一个逻辑低单元，即有一个逻辑高单元或逻辑低单元的其中一个依然处于空闲状态，不会与逻辑门单元连接。各个逻辑门单元的第二输入端连接上一个逻辑门单元的输出端，各个逻辑门单元的输出端连接下一个逻辑门单元的第二输入端，其中，第一个逻辑门单元的第二输入端用于接入输入信号，最后一个逻辑门单元的输出端输出用于记录芯片版本编号的输出信号，将所述逻辑单元的各个电子元件与所述布线电气连接后，给定确定好的输入信号，由每个子逻辑电路中最后一个逻辑门单元的输出信号构成的输出信号序列与待写入的所述芯片的版本编号相适应，故只需获取各组最后一个逻辑门单元的输出信号构成的输出信号序列即可知所述芯片的版本编号。

附图说明

图1为一个实施例中的用于记录芯片版本编号的逻辑电路的结构示意图；

图2为另一个实施例中的用于记录芯片版本编号的逻辑电路的结构示意图；

图3为一个具体实施例中的用于记录芯片版本编号的逻辑电路的结构示意图；

图4为另一个具体实施例中的用于记录芯片版本编号的逻辑电路的结构示意图；

图5为再一个具体实施例中的用于记录芯片版本编号的逻辑电路的结构示意图；

图6为本发明的一种用于记录芯片版本编号的逻辑电路的制备方法；

图7为一个具体实施例中的一种写入了芯片版本编号的逻辑电路的结构示意图；

图8为另一个具体实施例中的一种写入了芯片版本编号的逻辑电路的结构示意图；

图9为一个实施例中的用于记录芯片版本编号的逻辑电路的制备方法；

图10为一个具体实施例中的一种写入了升级版本编号的逻辑电路的结构示意图；

图11为一个具体实施例中的布线方式的结构示意图；

图12为一个具体实施例中异或门单元的连接示意图；

图13为另一个具体实例中的异或门单元的连接示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明提出了一种用于记录芯片版本编号的逻辑电路。

本实施方式,所述逻辑电路包括至少一个子逻辑电路，且子逻辑电路的个数与芯片版本编号的位数相同；每个子逻辑电路中包括至少一个逻辑高单元、至少一个逻辑低单元以及至少一个逻辑门单元；各个子逻辑电路中，逻辑高单元的个数、逻辑低单元的个数以及逻辑门单元的个数相同；

在每个子逻辑电路中，各个逻辑门单元的第一输入端的连接对象为一个逻辑高单元或一个逻辑低单元，各个逻辑门单元的第二输入端分别通过芯片上对应的第一布线连接上一个逻辑门单元的输出端，各个逻辑门单元的输出端分别通过所述芯片上对应的第二布线连接下一个逻辑门单元的第二输入端；其中，第一个逻辑门单元的第二输入端用于接入输入信号，最后一个逻辑门单元的输出端输出用于记录芯片版本编号的输出信号。

上述用于记录芯片版本编号的逻辑电路，芯片版本编号的位数与子逻辑电路的个数相同，将每个子逻辑电路中各逻辑高单元、各逻辑低单元以及各逻辑门单元通过芯片上的布线连接好后，为每个子逻辑电路的第一个逻辑门单元给定输入信号，只需获取每个子逻辑电路中最后一个逻辑门单元的输出信号，就可获知所述芯片的版本编号，逻辑电路稳定存在于芯片上，不会因磨损等外力因素消失，故通过上述逻辑电路来记录芯片的版本编号，具备稳定性。

所述逻辑门单元可选择满足以下条件的逻辑门单元：在输入信号固定的情况下，若所述逻辑门单元的第一输入端从与逻辑高单元连接更改为与逻辑低单元连接，或若所述逻辑门单元的第一输入端从与逻辑低单元连接更改为与逻辑高单元连接，其输出端信号也随之改变，一个实施例中，所述逻辑门单元为异或门单元或同或门单元。本发明不限于采用异或门单元或者同或门单元，任何满足条件的逻辑门单元均属于本发明的保护范围。

如图1所示，图1为各个所述逻辑门单元均为异或门单元时的结构示意图。

如图2所示，图2为各个所述逻辑门单元为同或门单元时的结构示意图。

各个子逻辑电路中，可采用相同逻辑门单元，也可采用不同的逻辑门单元。

每个逻辑子电路可包括一个逻辑高单元、一个逻辑低单元以及一个逻辑门单元；逻辑门单元的第一输入端连接逻辑高单元或者逻辑低单元，逻辑门单元的第二输入端用于接入输入信号，逻辑门单元输出端输出用于记录芯片版本编号的输出信号，即该逻辑门单元是第一个逻辑门单元，也是最后一个逻辑门单元。如图3为一个具体实施例中，每个逻辑子电路中包括逻辑高单元、一个逻辑低单元以及一个逻辑门单元时的结构示意图。

每个逻辑子电路可包括两个逻辑高单元、两个逻辑低单元以及两个逻辑门单元；第一个逻辑门单元的第一输入端连接第一个逻辑高单元或第一个逻辑低单元，第一个逻辑门单元的第二输入端用于接入输入信号，第一个逻辑门单元的输出端连接第二个(即最后一个)逻辑门单元的第二输入端，第二个逻辑门单元的第一输入端连接第二个逻辑高单元或第二个逻辑低单元，如图4为一个具体实施例中，每个逻辑子电路中包括两个逻辑高单元、两个逻辑低单元以及两个逻辑门单元时的结构示意图，图中两个逻辑门单元为异或门单元。

其中，在每个子逻辑电路中，用于与各个逻辑门单元的第一输入端连接的可均为逻辑高单元；所述逻辑高单元用于输出高电平信号；或，在每组逻辑门单元中，用于与各个逻辑门单元的第一输入端连接的可均为逻辑低单元；所述逻辑低单元用于输出低电平信号。

接入的输入信号为高电平信号或低电平信号，接入的输入信号可为外部输入的高电平信号或低电平信号。各个子逻辑电路中的最后一个逻辑门单元的输出信号用来记录芯片的版本编号，所述逻辑电路还可包括显示器，所述显示器可为数码管或led液晶显示屏。所述显示器用于待连接各个子逻辑电路中最后一个逻辑门单元的输出端。实现电气连接关系后，所述显示器接收到高电平信号时，可显示1，接收到低电平信号时，可显示0，例如，所述显示器连接三个逻辑门单元的输出端，建立电气连接后，三个逻辑门单元的输出分别为高电平、低电平、低电平，那么显示器则显示100。那么通过所述逻辑电路可获取所述芯片的版本编号为100。

一个实施例中，芯片上对应的第一布线以及所述芯片上对应的第二布线均为金属层或金属通孔。

所述逻辑电路的各电子元件通过芯片上的金属通孔或金属层连接。

一个实施例中，每个逻辑门单元以及与其待连接的逻辑高单元或逻辑低单元的距离小于第一预设距离，每个逻辑门单元与其待连接其他逻辑门单元的距离小于第二预设距离。具体地，第一预设距离可为1-10mm，第二预设距离可为1-10mm,第一预设距离与第二预设距离可根据实际需要设置，不限于以上范围。

所述逻辑电路可按照如图1的排布方式排布在芯片的相应位置。在每个子逻辑电路中，各个逻辑门单元平行排布在芯片上，各个逻辑门单元上下两侧分别布设一个逻辑高单元和一个逻辑低单元。如图1，每个逻辑门单元的上方布设一个逻辑高单元，每个逻辑门单元的下方布设一个逻辑低单元。如此，既能减小空间，也便于逻辑门单元与逻辑高单元或者逻辑低单元的连接。

所述逻辑电路可包括至少一个输入端子以及至少一个输出端子，所述输入端子的个数以及输出端子的个数与子逻辑电路的个数相同。请参阅图5，图5为一个具体实施例中，逻辑门单元为异或门单元时，所述逻辑电路的结构示意图，图5中，包括3个子逻辑电路、3个输入端子和3个输出端子。

所述输入端子用于实现各个子逻辑电路中第一个逻辑门单元与外部输入设备的连接，外部输入设备通过输入端子向每组第一逻辑门单元传输输入信号。

所述输出端子用于实现各个子逻辑电路中最后一个逻辑门单元与获取输出信号序列的设备的连接，例如所述输出端子用于实现各个子逻辑电路中最后一个逻辑门单元与显示器的连接，显示器听过输出端子获取输出信号序列。

请参阅图6，图6为本发明的一种将芯片版本编号写入上述逻辑电路的方法。

本实施方式，所述制备方法可包括以下步骤：

s11：获取待写入的所述芯片版本编号，确定用于发送给每个子逻辑电路中第一个逻辑门单元的输入信号的高低电平属性；

s12：根据待写入的芯片的版本编号以及各个输入信号的高低电平属性生成对应的逻辑布线图；

s13：根据所述逻辑布线图制作所述逻辑电路的布线，利用所述布线将实现所述逻辑电路的电气连接。

本实施方式，在将芯片的所述逻辑电路进行布线之前，确定用于发送给每个子逻辑电路第一个逻辑门单元的输入信号是高电平还是低电平以及获取待写入的芯片版本编号，根据该输入信号的高低电平属性以及待写入的芯片版本编号，生成对应的逻辑布线图，以使所述芯片的所述逻辑电路的输出信号与待写入的芯片版本编号对应。然后，在对所述芯片进行布线时，根据所述逻辑布线图对所述逻辑电路进行布线操作，该布线操作可实现在每个子逻辑电路中，各个逻辑门单元的第一输入端连接一个逻辑高单元或一个逻辑低单元，即有一个逻辑高单元或逻辑低单元的其中一个依然处于空闲状态，不会与逻辑门单元连接。各个逻辑门单元的第二输入端连接上一个逻辑门单元的输出端，各个逻辑门单元的输出端连接下一个逻辑门单元的第二输入端，其中，第一个逻辑门单元的第二输入端用于接入输入信号，最后一个逻辑门单元的输出端输出用于记录芯片版本编号的输出信号，将所述逻辑单元的各个电子元件与所述布线电气连接后，给定确定好的输入信号，由每个子逻辑电路中最后一个逻辑门单元的输出信号构成的输出信号序列与待写入的所述芯片的版本编号相适应，故只需获取各组最后一个逻辑门单元的输出信号构成的输出信号序列即可知所述芯片的版本编号。

对于步骤s13，根据所述逻辑布线图制作所述逻辑电路的布线步骤可包括：

利用光罩根据所述逻辑布线图制作所述逻辑电路的布线。

利用光罩根据所述逻辑布线图在半导体材料上制作芯片的所述逻辑电路的布线；在制作了布线后的半导体材料上，将逻辑门单元、逻辑高单元或逻辑低单元与所述布线进行电气连接。

一个实施例中，待写入的所述芯片版本编号为二进制编码；每位二进制编码对应一个子逻辑电路。在生成逻辑布线图之前，可根据待写入的版本编号的位数确定子逻辑电路的个数；其中，待写入的每一位所述芯片版本编号对应着一个子逻辑电路。例如待写入的芯片编号为011，有三位，那么用来记录所述芯片版本编号的逻辑电路中有3个子逻辑电路，。待写入的芯片版本编号第一位是0，第二位是1，第三位是1,那么对应的第一个子逻辑电路的输出为低电平，第二个子逻辑电路的输出为高电平，第三个子逻辑电路的输出为高电平。可分别根据每一位芯片版本编号及其对应的子逻辑电路的输入信号的高低电平属性生成每一个子逻辑电路的逻辑布线图。

以下通过两个具体实例来说明所述芯片的逻辑电路的制备方法。

在一个具体实施例中，所述芯片上布设的所述逻辑电路包括三个子逻辑电路，每个子逻辑电路中有4个逻辑门单元(逻辑门单元均为异或门单元)，4个逻辑高单元和4个逻辑低单元，在将所述芯片进行布线之前，确定用于向各组第一个子逻辑电路的输入信号是低电平，待写入的芯片版本编号为000，那么这三个子逻辑电路的输出应为三个低电平信号。请参阅图7(逻辑门单元均为异或门单元)，生成的逻辑布线图可为用于将每个逻辑门单元与逻辑低单元连接的逻辑布线图(使得每个逻辑门单元的输出状态与输入状态相同，即输入为低电平，输出也为低电平)。按照该逻辑布线图对所述芯片布线，建立电气连接关系后，输入低电平，可得到三个子逻辑电路的输出也均为低电平，那么则成功将所述芯片的版本编号通过所述逻辑电路记录。

在另一个具体实施例中，请参阅图8，在将所述芯片进行布线之前，确定用于向第一个子逻辑电路的输入信号是高电平，待写入的芯片版本编号为000，那么这三个子逻辑电路的输出应为三个低电平信号。生成的逻辑布线图可为用于将每个异或门单元与逻辑高单元连接的逻辑布线图(使得每个异或门单元的输出状态与输入状态相反，即输入为高电平，输出为低电平)。按照该逻辑布线图对所述芯片布线，建立电气连接关系后，输入高电平，可得到三个子逻辑电路的输出均为低电平，那么则成功将所述芯片的版本编号通过所述逻辑电路记录。

在数字逻辑电路中，低电平表示0，高电平表示1。一般规定低电平为0～0.25v，高电平为3.5～5v。

将所述芯片的逻辑电路制备好后，如果还要制备所述芯片的升级芯片，则可通过修改逻辑电路布线的方式来区分所述芯片和所述芯片的升级芯片。请参阅图9，对于步骤s13，在一个实施例中，利用所述布线将所述逻辑电路中各个子逻辑电路的各逻辑高单元、各逻辑低单元以及各逻辑门单元连接之后，包括以下步骤：

s14：获取所述逻辑电路的输出信号序列，根据所述输出信号序列生成所述芯片的输出版本编号；

s15：获取升级芯片的升级版本编号，提取所述输出版本编号中与所述升级版本编号不同的编码位，并提取所述不同的编码位对应的子逻辑电路的逻辑布线图；

s16：根据提取的编码位对应的升级版本编号以及对应的输入信号的高低电平属性，修改提取的所述逻辑布线图，将修改后的逻辑布线图作为升级芯片的升级逻辑布线图。

若进行了电气连接后的所述芯片的下一批次的芯片需要升级为升级芯片，则获取用于写入升级芯片的升级版本编号，若所述升级版本编号与所述输出版本编号不一致，提取所述输出版本编号中与所述升级版本编号不同的编码位，并提取所述不同的编码位对应的子逻辑电路的逻辑布线图，根据提取的编码位对应的升级版本编号以及需升级子逻辑电路输入信号的高低电平属性，修改提取的所述逻辑布线图，将修改后的逻辑布线图作为升级芯片的升级逻辑布线图。

一种芯片系列有着多种版本的芯片，多种版本的芯片整体相同，却又存在细微差别，一种芯片系列的成功生产实际上并非一蹴而就的，要在反复的生产、调试、修改等过程中才能达到设计要求。本实施例中，所述芯片可为在先生产的低版本芯片。在先生产出一批低版本的芯片后，然后对该版本的芯片修改调试，以达到设计需求，那么修改调试后的芯片就是升级芯片。为了便于区分升级芯片和低版本芯片的性能，可记录两种芯片的版本编号为不同，即设置两种芯片逻辑电路的各元件组成以及排列方式为相同，两种芯片的逻辑电路的布线为不同，以使两种芯片逻辑电路的输出信号序列为不同，达到区分两种芯片的目的。

本实施例中修改升级芯片用于记录升级版本编号的方式是：在低版本的芯片的逻辑电路的逻辑布线图上将布线进行修改，将修改后的逻辑布线图作为将生产的升级芯片的升级逻辑布线图，然后根据所述升级逻辑布线图对第升级芯片的逻辑电路进行布线操作。

基于图7的一个具体实施例中，低版本芯片输出的版本编号000，设计人员将低版本芯片制作好后，调试发现低版本芯片还有要改进的地方，例如需升级某个电阻，那么为了区分与在先生产的低版本芯片的不同，将升级芯片的版本编号升级，假设升级芯片的升级版本编号为001，那么升级芯片的逻辑电路的三个子逻辑电路的输出依次为低电平、低电平、高电平；请参阅图7和图10，可将图7中的逻辑布线图中，将虚线圆圈内的逻辑门单元(异或门单元)的第一输入端更改为与逻辑高单元连接，逻辑门单元(异或门单元)的第二输入端更改为与上一逻辑门单元的输出端连接。根据升级后的所述逻辑布线图对下一批次的芯片进行布线操作，在给定与低版本芯片的逻辑电路相同的输入信号情况下，令下一批次芯片的所述逻辑电路的输出为001。也可将图7中将虚线圆圈内的逻辑门单元(异或门单元)的第一输入端更改为与逻辑高单元连接，布线方式可如图11所示。

进一步地，对于步骤s16，修改提取的所述逻辑布线图的步骤可包括：

在提取的所述逻辑布线图中，修改每个子逻辑电路中奇数个逻辑门单元的第一输入端的连接对象。

修改所述不同的编码位对应的逻辑门单元组的所述逻辑布线图的步骤可包括：

在所述不同的编码位对应的逻辑门单元组的所述逻辑布线图中，将对应的逻辑门单元组中的奇数个逻辑门单元第一输入端的布线进行修改，将第一输入端与逻辑高单元或逻辑低单元的布线对应修改为将第一输入端与逻辑低单元或逻辑高单元的布线。

例如，低版本芯片输出的版本编号000，升级芯片的升级版本编号为001，那么，可将低版本芯片的逻辑布线图中，第三组逻辑门单元的一个、三个、五个····逻辑门单元的第一输入端的连接进行修改，假如，低版本芯片的逻辑布线图中第三组逻辑门单元中，各个逻辑门单元均连接逻辑低单元，那么可修改为第一个逻辑门单元、第二个逻辑门单元以及第三个逻辑门单元与分别与逻辑低单元连接。

所述布线可为金属层或金属通孔，所述逻辑电路通过各元件通过芯片上的金属通孔或金属层连接。当逻辑门单元为异或门单元时，如图12低版本的芯片的异或门门单元通过金属层1与逻辑低单元连接，而升级芯片更改为如图13中通过金属层2将异或门单元与逻辑高单元连接。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能组合都进行描述，然而只要这些技术特征的组合不存在矛盾，都应当是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施例，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。