具有堆叠结构的抗多节点翻转的存储单元的制作方法

本发明涉及集成电路技术领域，尤其是一种具有堆叠结构的抗多节点翻转的存储单元。

背景技术：

随着集成电路工艺技术的发展，存储单元变得越来越易受到辐射的影响，由辐射粒子引起的单粒子翻转(single event upset,SEU)已经成为了影响存储器尤其是静态随机存储器(static random access memory,SRAM)可靠性的重要因素之一。在空间环境中，当辐射粒子如α粒子或质子等轰击SRAM器件敏感节点时，将会产生额外的电荷，这些电荷会改变存储单元的存储值，产生SEU，这种不会引起器件发生永久性错误，但可能会导致电子系统出错的现象又称之为软错误。

标准的6管存储单元常用于现代电子系统的存储器中，传统的标准6管存储单元以及6管存储单元受到辐射粒子轰击产生的波形示意图如图1和图2所示。标准6管存储单元包括两个PMOS晶体管：101和102，四个NMOS晶体管：103、104、105和106，其中NMOS晶体管105和NMOS晶体管106为存取晶体管，位线BL和BLN分别连接105和106的漏极，字线WL同时连接105和106的栅极，并控制存取晶体管105和106的开关状态。如图2所示，当节点Q存储的值为“1”，节点QN存储的值为“0”时，辐射粒子轰击存储节点Q，使得节点Q的存储值由“1”翻转到“0”，由于PMOS晶体管如图1中的101和102所示，及NMOS晶体管如图1中的103和104所示，构成了一个正反馈网络，导致节点QN的存储值由“0”翻转到“1”，最终使得6管存储单元存储的值发生翻转，电子系统可靠性变差。

随着工艺尺寸的减小，电源电压的降低和节点电容的不断减小，已经使得存储器对辐射粒子更加敏感，同时存储单元密度的不断增加，使得一次粒子辐射将会由于电荷共享效应而导致存储单元中多个节点的电压发生翻转，进一步降低了存储器的可靠性。

技术实现要素：

本发明的目的在于提供一种能够对单粒子单节点翻转和由于电荷共享导致的单粒子双节点翻转进行自恢复，提高系统的可靠性的具有堆叠结构的抗多节点翻转的存储单元。

为实现上述目的，本发明采用了以下技术方案：一种具有堆叠结构的抗多节点翻转的存储单元，该存储单元包括第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、存取晶体管、第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第一位线、第二位线和字线；

所述存取晶体管包括第七NMOS晶体管和第八NMOS晶体管；所述第八NMOS晶体管的漏极连接在第二位线上，第八NMOS晶体管的源极同时连接第三NMOS晶体管的漏极、第六NMOS晶体管的栅极、第一NMOS晶体管的栅极、第一PMOS晶体管的栅极和第四NMOS晶体管漏极，第八NMOS晶体管的源极、第三NMOS晶体管的漏极、第六NMOS晶体管的栅极、第一NMOS晶体管的栅极、第一PMOS晶体管的栅极和第四NMOS晶体管的漏极的之间的电路节点为Q；

所述第三NMOS晶体管的栅极同时连接第三PMOS晶体管的栅极、第一NMOS晶体管的漏极、第五NMOS晶体管的栅极、第七NMOS晶体管的源极和第二NMOS晶体管的漏极，第三NMOS晶体管的栅极、第三PMOS晶体管的栅极、第一NMOS晶体管的漏极和第五NMOS晶体管的栅极、第七NMOS晶体管的源极和第二NMOS晶体管的漏极之间的电路节点为QN；

所述第七NMOS晶体管的栅极和第八NMOS晶体管的栅极均连接在字线上，第七NMOS晶体管的漏极连接在第一位线上；

所述第三PMOS晶体管的漏极连接第四NMOS晶体管的源极；第一PMOS晶体管的漏极连接第二NMOS晶体管的源极；

所述第二NMOS晶体管的栅极同时连接第二PMOS晶体管的栅极、第四PMOS晶体管的漏极和第六NMOS晶体管的漏极，第二NMOS晶体管的栅极、第二PMOS晶体管的栅极、第四PMOS晶体管的漏极和第六NMOS晶体管的漏极之间的电路节点为节点S0；

所述第四NMOS晶体管的栅极同时连接第四PMOS晶体管的栅极、第二PMOS晶体管的漏极和第五NMOS晶体管的漏极，第四NMOS晶体管的栅极、第四PMOS晶体管的栅极、第二PMOS晶体管的漏极和第五NMOS晶体管的漏极之间的电路节点为节点S1；

供电电压VDD同时连接第三PMOS晶体管的源极、第四PMOS晶体管的源极、第二PMOS晶体管的源极和第一PMOS晶体管的源极；电源地同时连接第三NMOS晶体管的源极、第六NMOS晶体管的源极、第五NMOS晶体管的源极和第一NMOS晶体管的源极。

当节点Q的电平为“1”、节点QN的电平为“0”、节点S0的电平为“0”、节点S1的电平为“1”时，所述存储单元处于存操作状态的具体过程为：

当字线为低电平“0”时，第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管、第四NMOS晶体管、第六NMOS晶体管处于开态，第一PMOS晶体管、第四PMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第五NMOS晶体管、第七NMOS晶体管和第八NMOS晶体管均处于关态，完成所述存储单元的存操作。

当节点Q的电平为“1”、节点QN的电平为“0”、节点S0的电平为“0”、节点S1的电平为“1”时，所述存储单元进行读操作状态的具体过程为：

首先，第一位线和第二位线被预充电到供电电源VDD，当字线为高电平“1”时，七号NMOS晶体管和第八NMOS晶体管处于开态，节点Q保持高电平“1”状态，节点QN保持低电平“0”状态，第一位线通过第七NMOS晶体管和第一NMOS晶体管进行放电；然后，外围电路中的灵敏放大器将根据第一位线和第二位线之间的电压差，将所述存储单元的存储状态输出，完成存储单元的读操作。

当节点Q的电平为“1”、节点QN的电平为“0”、节点S0的电平为“0”、节点S1的电平为“1”时，所述存储单元进行写操作状态的具体过程为：

将第二位线下拉到低电平“0”，同时将第一位线上拉到高电平“1”，当字线为高电平“1”时，第七NMOS晶体管和第八NMOS晶体管处于开态，节点Q被下拉到低电平“0”，节点QN被上拉到高电平“1”，此时，第一PMOS晶体管、第四PMOS晶体管、第二NMOS晶体管、第三NMOS晶体管和第五NMOS晶体管处于开态，第二PMOS晶体管、第三PMOS晶体管、第一NMOS晶体管、第四NMOS晶体管和第六NMOS晶体管处于关态，当字线回落到低电平“0”时，第七NMOS晶体管和第八NMOS晶体管处于关态，所述节点Q、节点QN、节点S0和节点S1均处于稳定状态，完成所述存储单元的写操作。

由上述技术方案可知，本发明的优点在于：第一，本发明采用12个晶体管构成一个具有堆叠结构的抗多粒子翻转的存储单元，其中，PMOS晶体管有4个，分别是第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管；NMOS晶体管有8个，分别是第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管和第八NMOS晶体管，第七NMOS晶体管和第八NMOS晶体管为存取晶体管，分别连接第一位线和第二位线上，同时它们由字线来控制开关操作；第二，第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第四PMOS晶体管和第二NMOS晶体管、第四NMOS晶体管构成了上拉网络；第一NMOS晶体管、第三NMOS晶体管、第五NMOS晶体管和第六NMOS晶体管构成了下拉网络，其中，第一NMOS晶体管和第二NMOS晶体管以及第三NMOS晶体管和第四NMOS晶体管构成NMOS堆叠结构stacked structure,堆叠结构可以有效降低存储单元的功耗；第三，本发明所述存储单元的存储节点为Q和QN，节点Q通过第八NMOS晶体管与第二位线相连，节点QN通过第七NMOS晶体管与第一位线相连，本发明能够对单粒子单节点翻转和由于电荷共享导致的单粒子双节点翻转进行自恢复，提高了系统的可靠性；第四，由于存储单元属于锁存器，因此本存储单元也是一个抗辐射锁存器的加固单元。

附图说明

图1为传统的6管存储单元电路图；

图2为传统的6管存储单元发生SEU的波形示意图；

图3为本发明的电路图；

图4为本发明的读、写、存操作波形图；

图5为在节点Q、S0、S1和节点对S0-S1发生SEU时的波形图。

具体实施方式

如图3所示，一种具有堆叠结构的抗多节点翻转的存储单元，该存储单元包括第一PMOS晶体管301、第二PMOS晶体管302、第三PMOS晶体管303、第四PMOS晶体管304、存取晶体管、第一NMOS晶体管305、第二NMOS晶体管306、第三NMOS晶体管307、第四NMOS晶体管308、第五NMOS晶体管309、第六NMOS晶体管310、第一位线BLN、第二位线BL和字线WL；

所述存取晶体管包括第七NMOS晶体管311和第八NMOS晶体管312；所述第八NMOS晶体管312的漏极连接在第二位线BL上，第八NMOS晶体管312的源极同时连接第三NMOS晶体管307的漏极、第六NMOS晶体管310的栅极、第一NMOS晶体管305的栅极、第一PMOS晶体管301的栅极和第四NMOS晶体管308漏极，第八NMOS晶体管312的源极、第三NMOS晶体管307的漏极、第六NMOS晶体管310的栅极、第一NMOS晶体管305的栅极、第一PMOS晶体管301的栅极和第四NMOS晶体管308的漏极的之间的电路节点为Q；

所述第三NMOS晶体管307的栅极同时连接第三PMOS晶体管303的栅极、第一NMOS晶体管305的漏极、第五NMOS晶体管309的栅极、第七NMOS晶体管311的源极和第二NMOS晶体管306的漏极，第三NMOS晶体管307的栅极、第三PMOS晶体管303的栅极、第一NMOS晶体管305的漏极和第五NMOS晶体管309的栅极、第七NMOS晶体管311的源极和第二NMOS晶体管306的漏极之间的电路节点为QN；

所述第七NMOS晶体管311的栅极和第八NMOS晶体管312的栅极均连接在字线WL上，第七NMOS晶体管311的漏极连接在第一位线BLN上；

所述第三PMOS晶体管303的漏极连接第四NMOS晶体管308的源极；第一PMOS晶体管301的漏极连接第二NMOS晶体管306的源极；

所述第二NMOS晶体管306的栅极同时连接第二PMOS晶体管302的栅极、第四PMOS晶体管304的漏极和第六NMOS晶体管310的漏极，第二NMOS晶体管306的栅极、第二PMOS晶体管302的栅极、第四PMOS晶体管304的漏极和第六NMOS晶体管310的漏极之间的电路节点为节点S0；

所述第四NMOS晶体管308的栅极同时连接第四PMOS晶体管304的栅极、第二PMOS晶体管302的漏极和第五NMOS晶体管309的漏极，第四NMOS晶体管308的栅极、第四PMOS晶体管304的栅极、第二PMOS晶体管302的漏极和第五NMOS晶体管309的漏极之间的电路节点为节点S1；

供电电压VDD同时连接第三PMOS晶体管303的源极、第四PMOS晶体管304的源极、第二PMOS晶体管302的源极和第一PMOS晶体管301的源极；电源地同时连接第三NMOS晶体管307的源极、第六NMOS晶体管310的源极、第五NMOS晶体管309的源极和第一NMOS晶体管305的源极。

如图4所示，当节点Q的电平为“1”、节点QN的电平为“0”、节点S0的电平为“0”、节点S1的电平为“1”时，所述存储单元处于存操作状态的具体过程为：

当字线WL为低电平“0”时，第二PMOS晶体管302、第三PMOS晶体管303、第一NMOS晶体管305、第四NMOS晶体管308、第六NMOS晶体管310处于开态，第一PMOS晶体管301、第四PMOS晶体管304、第二NMOS晶体管306、第三NMOS晶体管307、第五NMOS晶体管309、第七NMOS晶体管311和第八NMOS晶体管312均处于关态，完成所述存储单元的存操作。

如图4所示，当节点Q的电平为“1”、节点QN的电平为“0”、节点S0的电平为“0”、节点S1的电平为“1”时，所述存储单元进行读操作状态的具体过程为：

首先，第一位线BLN和第二位线BL被预充电到供电电源VDD，当字线WL为高电平“1”时，七号NMOS晶体管311和第八NMOS晶体管312处于开态，节点Q保持高电平“1”状态，节点QN保持低电平“0”状态，第一位线BLN通过第七NMOS晶体管311和第一NMOS晶体管305进行放电；然后，外围电路中的灵敏放大器将根据第一位线BLN和第二位线BL之间的电压差，将所述存储单元的存储状态输出，完成存储单元的读操作。

如图4所示，当节点Q的电平为“1”、节点QN的电平为“0”、节点S0的电平为“0”、节点S1的电平为“1”时，所述存储单元进行写操作状态的具体过程为：

将第二位线BL下拉到低电平“0”，同时将第一位线BLN上拉到高电平“1”，当字线WL为高电平“1”时，第七NMOS晶体管311和第八NMOS晶体管312处于开态，节点Q被下拉到低电平“0”，节点QN被上拉到高电平“1”，此时，第一PMOS晶体管301、第四PMOS晶体管304、第二NMOS晶体管306、第三NMOS晶体管307和第五NMOS晶体管309处于开态，第二PMOS晶体管302、第三PMOS晶体管303、第一NMOS晶体管305、第四NMOS晶体管308和第六NMOS晶体管310处于关态，当字线WL回落到低电平“0”时，第七NMOS晶体管311和第八NMOS晶体管312处于关态，所述节点Q、节点QN、节点S0和节点S1均处于稳定状态，完成所述存储单元的写操作。

基于SEU(单粒子翻转)产生机制，当一个辐射粒子轰击PMOS晶体管时，只能产生正的瞬态脉冲；轰击NMOS晶体管时，只能产生负的瞬态脉冲。因为节点QN在所述状态中为“0”，并且它没有和PMOS晶体管相连接；因此，发明所述的存储单元中的节点QN不是敏感节点，考虑图3给出的节点状态，敏感节点是Q、S0和S1，在另外一个存储状态也就是Q＝0、QN＝1、S0＝1和S1＝0时，敏感节点是QN、S0和S1。

设计存储单元的抗辐射性能分析：

1、假设节点Q被翻转到低电平“0”状态，它将关断第一NMOS晶体管305和第六NMOS晶体管310，暂时打开第一PMOS晶体管301，节点QN和S0将会浮空保持原来的低电平“0”状态。因此第二PMOS晶体管302保持开态，节点S1仍会维持它的高电平“1”状态。结果，第三PMOS晶体管303和第四NMOS晶体管308仍然是开启状态，然后节点Q将会被上拉回原来的高电平“1”状态；图5显示了在节点Q发生SEU时的仿真波形。

2、假设节点S0被翻转到高电平“1”状态，第二NMOS晶体管306和第二PMOS晶体管302将会分别被打开和关闭。但是由于节点Q、QN和S1的状态没有改变，第六NMOS晶体管310将会一直开启。然后，节点S0被恢复到它原来的低电平“0”状态；图5显示了在节点S0发生SEU时的仿真波形。

3、假设节点S1被翻转到低电平“0”状态，第四NMOS晶体管308被关闭，第四PMOS晶体管304会被打开，节点S0被改变到高电平“1”状态，但是由于电容效应，节点Q仍然是原来的高电平“1”状态，所以第六NMOS晶体管310和第一PMOS晶体管301仍然保持它们各自原来的开启和关闭状态，结果，节点S0将会被下拉回原来的低电平“0”状态，此时节点QN的状态因为第一NMOS晶体管305处于开态也没有发生改变，所以第五NMOS晶体管309处于开态，节点S1被恢复到原来的高电平状态“1”，图5显示了在节点S1发生SEU时的仿真波形。

4、由于电荷共享效应的影响，节点对S0-S1可能被翻转。此时，第二NMOS晶体管306和第四PMOS晶体管304被开启，第二PMOS晶体管302和第四NMOS晶体管308会关闭，从对节点S1反生翻转的分析得知，翻转的节点对S0-S1能恢复到各自原来的状态，相应的，如果存储单元处于另一个存储状态，也就是Q＝0、QN＝1、S0＝1和S1＝0时，在节点对S0-S1处反生翻转也会被恢复。因此，节点对S0-S1是两个固定的可从多节点翻转中恢复的节点对，并且这两个节点与存储单元存储的值无关。图5显示了在节点对S0-S1发生SEU时的仿真波形。

5、当节点对S0-Q或者S1-Q发生翻转的时候，第一PMOS晶体管301和第二NMOS晶体管306会被打开，节点QN的状态会改变到状态“1”，这就像一个写低电平“0”的过程，导致所述存储单元的存储状态发生改变。

因此为了最小化节点对S0-Q或者S1-Q发生多节点翻转的可能性，需要在版图级设计中考虑合理的版图拓扑结构。因此，在版图绘制的时候，可以将节点Q与节点S0和S1在版图的物理距离上绘制的比较远。

两个晶体管之间发生点和共享的有效距离小于1.5um，并且N阱能有效地抑制电荷共享。因此在绘制的版图中，将节点Q和节点S1绘制在不同的N阱中。通过一个合理的版图拓扑结构，使得节点Q和节点S0或S1的距离远大于1.5um。因此，可以认为在节点对S0-Q或者S1-Q发生电荷共享的可能性是不存在的。由于节点S0和节点S1之间的距离小于1.5um，所以这两个节点之间可能发生电荷共享。但是根据以上的分析以及图5的仿真波形，在节点对S0-S1发生多节点翻转是可以被恢复的。因此，本发明所述的存储单元能够有效的对单粒子单节点翻转转和单粒子多节点翻转进行自恢复保护，从而提高了系统的可靠性。