存储设备的数据训练方法与流程

要求于2017年7月3日向韩国知识产权局提交的韩国专利申请第10-2017-0084195号的优先权，其全部内容通过引用合并于此。

本文公开的本公开的实施例涉及半导体设备，更具体地说，涉及用于以高速执行数据训练的存储设备的数据训练方法。

背景技术：

需要数据训练(或dq训练)来确保用多个非易失性存储器设备和存储控制器实现的存储设备中的数据的可靠性。数据训练包括读取训练和写入训练。读取训练是指存储控制器对齐从非易失性存储器设备输出的数据dout的眼图(eyepattern)的中心的操作。写入训练指的是用于对齐要写入非易失性存储器设备的数据din的眼图的操作。

对于数据训练，存储控制器可以将特定模式的数据分别写入非易失性存储器设备中，或者可以从非易失性存储器设备读取特定模式的数据。写入或读取特定模式的数据需要命令和地址。因此，在训练操作期间不可避免地需要输入命令和地址以及输入或输出模式数据所需的时间以及用于ac定时的时间。

为了实现大容量存储设备，可以将大量的非易失性存储器设备安装在存储设备上。在包括大量非易失性存储器设备的存储设备中，为了在诸如上电的情况下提供快速访问性能的目的，需要减小打开定时(opentiming)。

技术实现要素：

本公开的实施例提供了一种存储设备的数据训练方法，其中高速数据训练是可能的。

根据实施例的一个方面，一种存储设备的数据训练方法，所述存储设备包括存储控制器和非易失性存储器设备，所述方法包括：向所述非易失性存储器设备发送读取训练命令；响应于读取训练命令，在第一读取定时偏移条件下接收从非易失性存储器设备输出的第一训练模式；响应于读取训练命令，在第二读取定时偏移条件下接收从非易失性存储器设备输出的第二训练模式；以及将接收的第一训练模式和接收的第二训练模式与参考模式进行比较，并取决于比较结果确定存储控制器的读取定时偏移。

根据实施例的另一方面，一种存储设备的数据训练方法，所述存储设备包括存储控制器和非易失性存储器设备，所述方法包括：向非易失性存储器设备输入写入训练命令；在所述写入训练命令之后，在第一写入定时偏移条件下，向所述非易失性存储器设备输入训练模式；从所述非易失性存储器设备读取在所述第一写入定时偏移条件下写入的所述训练模式作为第一输出数据；在第二写入定时偏移条件下，输入训练模式到非易失性存储器设备；从所述非易失性存储器设备读取在所述第二写入定时偏移条件写入的所述训练模式作为第二输出数据；以及将所述第一输出数据和所述第二输出数据与参考模式进行比较，并且取决于所述比较结果来确定所述存储控制器的写入定时偏移。

根据实施例的另一方面，一种存储设备的数据训练方法，所述存储设备包括存储控制器和非易失性存储器设备，所述方法包括：向非易失性存储器设备输入写入命令；在写入命令之后，在不同的写入定时偏移条件下，在非易失性存储器设备中重复地写入训练模式；向非易失性存储器设备输入读取命令；响应于读取命令接收从非易失性存储器设备输出的多个训练模式；以及通过使用接收的训练模式来确定存储控制器的写入定时偏移。

附图说明

从以下参考附图的描述中，上述和其他目的和特征将变得显而易见，其中除非另有说明，否则相同的附图标记在各个附图中表示相同的部分，并且其中：

图1是示出根据本公开的实施例的存储设备的框图；

图2是示出本公开的存储控制器的框图；

图3是示出包括在图1的存储介质中的非易失性存储器设备中的一个的框图；

图4是示出作为数据训练的示例的读取训练的框图；

图5是示出根据本公开的实施例的存储设备的读取训练方法的流程图；

图6是示出根据本公开的实施例的读取训练方法的图；

图7是示出根据本公开的实施例的读取训练操作中的命令序列和数据信号的时序图；

图8是示出根据本公开的实施例的写入训练方法的流程图；

图9是示出在图8的写入训练操作中在存储控制器与非易失性存储器设备之间交换的数据的图；

图10是示出根据本公开的实施例的写入训练操作中的命令序列和数据信号的时序图；

图11是示出根据本公开的另一实施例的写入训练方法的流程图；

图12是示出写入训练操作中的存储控制器与非易失性存储器设备之间交换的数据的图；以及

图13是示出根据图11所示的实施例的写入训练操作中的命令序列和数据信号的时序图。

具体实施方式

应当理解，前面的一般描述和下面的详细描述都是作为示例提供的，用于说明而不是限制本公开的范围。将在本公开的实施例中详细地表示附图标记，其示例在附图中示出。只要有可能，在附图和描述中使用相同的附图标记来指代相同或相似的部分。

在下文中，nand型快闪存储器设备将被例示为用于描述本公开的特征和功能的非易失性存储器设备。然而，本领域技术人员可以取决于这里公开的内容容易地理解本公开的其他优点和性能。例如，本公开的特征可以应用于相变ram(pram)、磁阻式ram(mram)、电阻式ram(reram)、铁电ram(fram)、nor闪存等，作为非易失性存储器设备。这里，本说明书中使用的术语“数据训练”是指搜索和调节数据线的眼图的中心的操作。

本公开可以通过其他实施例来实现或应用。另外，在不脱离本公开的权利要求、范围和精神以及任何其他目的的情况下，可以根据观点和应用来改变或修改详细描述。以下，将参考附图详细描述本公开的实施例。

图1是示出根据本公开实施例的存储设备的框图。参考图1，存储设备100包括存储控制器110、存储介质120和缓冲器130。在存储控制器110和存储介质120之间提供用于数据和信号交换的一个或多个信道(channel)140、150和160。

存储控制器110可以被配置为控制存储介质120。例如，响应于外部请求，存储控制器110可以将数据写入存储介质120中，或者可以读取存储在存储介质120中的数据。为了访问存储介质120，存储控制器110可以向存储介质120提供命令、地址和控制信号。

存储控制器110可以为了读取主机100请求的数据的目的而访问存储介质120。存储控制器110可以通过一个或多个信道140、150和160连接到存储介质120。为了提高访问效率，存储控制器110可以取决于信道交织方式通过使用一个或多个信道140、150和160来访问存储介质120。

存储控制器110可以在存储设备100的引导或特定情况下执行存储介质120的数据训练(也称为“dq训练”)。存储控制器110可以通过数据训练提高与存储介质120的数据交换的可靠性。例如，存储控制器110可以在各种条件下在存储介质120中写入或读取训练模式(trainingpattern)以检测数据信号dq的中心。为了对齐检测的数据信号dq的中心，存储控制器110可以调节延迟锁相环(dll)或锁相环(pll)的偏移值。

具体地，在存储控制器110将最小数量的命令和地址发送到选择的非易失性存储器设备的情况下，本公开的存储控制器110可以执行数据训练(或dq训练)。也就是说，为了读取训练或写入训练，即使存储控制器110向选择的非易失性存储器设备发出一次或两次命令序列，存储控制器110也可以发送或接收与各种偏移相对应的数据信号dq。因此，可能显著减少用于执行大量非易失性存储器设备的数据训练的存储设备100中的命令和ac定时的时间。

存储介质120包括多个非易失性存储器设备nvm_mn。非易失性存储器设备nvm_mn可以通过多个信道连接到存储控制器110。例如，非易失性存储器设备nvm_11至nvm_14通过第一信道ch1连接至存储控制器110。也就是说，非易失性存储器设备nvm_11至nvm_14共享用于与存储控制器110交换数据的数据信号(dq)线。同样，非易失性存储器设备nvm_21至nvm_24通过第二信道ch2连接至存储控制器110。并且，非易失性存储器设备nvm_m1至nvm_m4通过第m信道chm连接至存储控制器110。这里，一个信道中包括的非易失性存储器设备的数量可以是路径(way)交织单元。

缓冲器130是临时存储在主机host和存储介质120之间发送的数据的存储器。例如，缓冲器130可以用动态随机存取存储器(dram)来实现。

一个或多个信道140、150和160是以数据信号(dq)线为单位分类的通信信道。信道140、150和160中的每一个对应于存储控制器110和存储介质120通过其独立发送数据的数据路径。例如，当通过第一信道140发送数据信号dq_1和选通信号dqs_1时，通过第二信道150发送另一数据信号dq_2和另一选通信号dqs_2。信道140、150和160中的每个共享数据信号(dq)线。然而，用于分别选择包括在信道中的非易失性存储器设备的芯片使能信号/ce可以以芯片为单位提供。存储控制器110可以通过使用上述信道结构来执行信道和路径单元的交织。

简单地描述了存储设备100能够减少在数据训练(dq训练)操作期间传送命令序列和ac定时所需的时间。对于与本公开的数据训练相关联的命令和ac定时，需要新定义存储控制器110和包括在存储介质120中的非易失性存储器设备nvm_mn的命令接口。即，非易失性存储器设备nvm_mn中的每个应当响应于在读取训练操作或写入训练操作中提供的单个命令来执行多个数据输出操作或多个数据输入操作。在应用本公开的数据训练方式的情况下，可能显著减少在引导包括大量非易失性存储器设备的存储设备100时的数据训练所需的时间。

图2是示出本公开的存储控制器的框图。参考图2，存储控制器110包括处理单元111、训练管理器113、主机接口115、缓冲器管理器117和闪存接口119。然而，可以很好理解，存储控制器110的元件不限于上述元件。例如，存储控制器110还可以包括存储初始引导操作所需的代码数据的只读存储器(rom)或工作存储器。

处理单元111可以包括中央处理单元或微处理器。处理单元111可以管理存储控制器110的整体操作。处理单元111可以执行用于操作存储控制器110的固件。

训练管理器113可以执行数据训练(dq训练)，用于在诸如存储设备100的引导的特定情况下与存储介质120进行通信。训练管理器113可以将被选择用于数据训练的从任何一个非易失性存储器设备nvm重复发送的训练模式与参考数据比较，以确定最佳定时偏移。包括在闪存接口119中的延迟锁相环(dll)或锁相环(pll)的定时偏移可以通过使用所确定的最佳定时偏移来调节。可以很好理解的是，训练管理器113用硬件来实现或者以加载在工作存储器上的固件的形式来提供。

主机接口115可以提供主机host和存储控制器110之间的接口。主机和存储控制器110可以通过各种标准化接口中的至少一个连接。作为另一示例，主机和存储控制器110可以通过各种标准化接口中的至少一个连接。这里，标准化接口可以包括诸如高级技术附件(ata)、串行ata(sata)、外部sata(e-sata)、微型sata(msata)、小型计算机小型接口(scsi)、串行连接scsi(sas)、外围组件互连(pci)、快速pci(pci-e)、通用串行总线(usb)、ieee1394、通用闪速存储(ufs)和卡接口的各种接口方式。

缓冲器管理器117控制缓冲器130，使得通过主机接口115和闪存接口119交换的数据被临时存储。而且，缓冲器管理器117可以在读取训练操作或写入训练操作中存储从自存储介质120选择的非易失性存储器设备发送的训练模式。

闪存接口119可以提供存储控制器110和包括在存储介质120中的非易失性存储器设备之间的接口。例如，由处理单元111处理的数据通过闪存接口119发送到存储介质120。作为另一示例，存储在存储介质120的非易失性存储器设备中的数据通过闪存接口119读出。闪存接口119可以以信道为单位与非易失性存储器设备连接。

闪存接口119可以包括用于与存储介质120交换数据信号dq的时钟电路。例如，闪存接口119可以包括延迟锁相环(dll)电路118。从存储介质120发送的数据信号dq的中心可以通过调节延迟锁相环电路118的定时偏移来对齐。在数据训练操作中，闪存接口119可以通过向选择的非易失性存储器设备提供用于一次训练的命令来重复地接收或发送训练模式。这将参考以下时序图来详细描述。

上面举例说明了存储控制器110的元件。本公开的存储控制器110可以通过发出一次训练命令来在多个序列上与所选择的非易失性存储器设备交换训练模式。因此，可能显著减少执行数据训练操作所需的时间。

图3是图示包括在图1的存储介质中的非易失性存储器设备中的一个的框图。参考图3，非易失性存储器设备nvm_11可以包括单元阵列121、行解码器122、页缓冲器123、输入/输出电路124、控制逻辑125和电压生成器126。

单元阵列121通过字线wl和/或选择线ssl和gsl连接到行解码器122。单元阵列121通过位线bl连接到页缓冲器123。单元阵列121可以包括以nand型形成的多个单元串。单元串可以构成存储器块blk。这里，每个单元串的信道可以在垂直或水平方向上形成。包括在单元阵列121中的存储器单元由提供给字线和位线的电压编程。

在实施例中，单元阵列121可以用三维(3d)存储器阵列来实现。三维存储器阵列可以单片地形成在存储器单元阵列的一个或多个物理层级中，所述存储器单元阵列具有布置在与硅衬底有关的电路上的有源区和或与存储器单元的操作有关的电路。与存储器单元的操作有关的电路可以位于衬底中或衬底上。术语“单片”意味着阵列的每个层级的层直接沉积在阵列的每个下层级的层上。

行解码器122可响应于地址add来选择单元阵列121的存储器块中的一个。行解码器122可以选择所选择的存储器块的字线中的一个。行解码器122将从电压生成器126提供的字线电压vwl提供给选择的字线。

页缓冲器123可以在编程操作中作为写入驱动器并且在读取操作中作为读出放大器来操作。在编程操作中，页缓冲器123将对应于待编程数据的位线电压提供给单元阵列121的位线。在读取操作中，页缓冲器123可以通过位线感测存储在选择的存储器单元中的数据。页缓冲器123锁存感测的数据并将锁存的数据输出到输入/输出电路124。本公开的页缓冲器123在数据训练操作中可以用作存储训练模式的先入先出(fifo)缓冲器。也就是说，在写入训练操作中，训练模式可以在被存储在页缓冲器123中之后输出，而不将训练模式存储在单元阵列121中。

输入/输出电路124将在编程操作中接收的写入数据发送到页缓冲器123。在读取操作中，输入/输出电路124将从页缓冲器123提供的数据输出到外部。输入/输出电路124将接收的地址add或接收的命令发送到行解码器122或控制逻辑125。

响应于从外部发送的命令和控制信号/ce、/re、/we和dqs，控制逻辑125控制页缓冲器123和电压生成器126。具体地，控制逻辑125可以响应于针对数据训练操作一次提供的命令来控制页缓冲器123和输入/输出电路124，使得数据被连续地接收或输出。例如，在读取训练操作中，响应于通过输入/输出电路124接收的读取训练命令cmd_rt和模式地址pt_add，控制逻辑125可以重复地输出相同的模式数据。也就是说，控制逻辑125可以周期性地或者响应于存储控制器110的标志信号输出模式数据，使得存储控制器110重复地改变偏移以接收模式数据。用于上述数据训练操作的命令序列可以相同地应用于写入训练操作以及读取训练操作。

在控制逻辑125的控制下，电压生成器126可以生成要提供给字线的各种字线电压vwl以及要提供给其中形成存储器单元的体(例如阱区)的电压。要提供给字线的字线电压包括编程电压(例如vpgm)、通过电压(例如vpass)、选择与非选择读取电压(例如vrd与vread)等。

本公开的非易失性存储器设备nvm_11可以被提供有用于数据训练操作的特定命令序列。例如，非易失性存储器设备nvm_11可以响应于输入一次的读取训练命令cmd_rt和模式地址pt_add而重复地输出训练模式。命令序列的使用可以相同地应用于写入训练操作。即使命令和地址一次输入到非易失性存储器设备nvm_11，本公开的非易失性存储器设备nvm_11也可以以特定间隔重复地输出从外部请求的训练模式。另外，在写入训练操作中，响应于一次提供的训练命令，非易失性存储器设备nvm_11可将从外部重复地提供的训练模式存储在页缓冲器123中。

因此，本公开的非易失性存储器设备nvm_11可显著减少接收用于数据训练操作的命令和地址的次数。另外，根据本公开的数据训练方式，可以显著减少为了接收命令和地址而必然伴随的ac定时的长度。结果，可能显著减少执行数据训练操作所需的时间。

图4是示出作为数据训练的示例的读取训练的框图。参考图4，在读取训练中，闪存接口119(参考图2)可以调节从非易失性存储器设备nvm提供的数据信号dq的最佳采样时间点。

如果非易失性存储器设备nvm将数据信号dq发送到闪存接口119，则闪存接口119的接收器锁存器116对发送的数据信号dq进行采样。例如，非易失性存储器设备nvm可以输出中心对齐的眼图(ep)129的数据信号dq。然而，由于对于每个信道或对于每条数据线的各种因素，发送到闪存接口119的数据信号dq可具有不同的延迟。读取训练是用于将从非易失性存储器设备nvm提供的数据信号dq的眼图114的采样时间点“s”调节到中心“c”的操作。也就是说，接收器锁存器116的采样时间点可以通过读取训练被调节时间δt。

例如，可以通过读取训练来调节向接收器锁存器116提供时钟信号的dll电路118的读取定时偏移rt_offset。通过上述读取训练，从非易失性存储器设备nvm提供的数据信号dq的采样时间点“s”可以与眼图114的中心“c”对齐。

写入训练操作是用于调节要从闪存接口119发送的数据的写入定时偏移的操作。写入训练操作类似于读取训练操作，除了从非易失性存储器设备nvm输入的数据信号dq是对齐的。因此，这里不会重复写入训练操作的详细描述。

图5是示出根据本公开的实施例的存储设备的读取训练方法的流程图。参考图1和图5，本公开的存储设备100可以通过向选择的非易失性存储器设备发出包括一个训练命令的命令序列来重复地接收训练模式。

在操作s110中，存储控制器110选择包括在存储介质120中的多个非易失性存储器设备中的任何一个。为了执行读取训练操作，存储控制器110可以选择信道ch和路径“way”。存储控制器110可以以选择方式对存储介质中的所有非易失性存储器设备执行读取训练操作。

在操作s120中，存储控制器110将读取训练命令cmd_rt和模式地址pt_add发送到所选择的非易失性存储器设备。在这种情况下，仅非易失性存储器设备中的所选择的非易失性存储器设备的芯片使能信号/ce可以被激活。在这种情况下，用于接收存储控制器110的数据信号的定时偏移可以被初始化。

在操作s130中，所选择的非易失性存储器设备nvm将与模式地址pt_add相对应的训练模式输出到存储控制器110。存储控制器110可以通过使用该初始化的定时偏移来锁存和存储从非易失性存储器设备nvm输出的训练模式。

在操作s140中，存储控制器110可以确定用于接收从非易失性存储器设备nvm输出的数据信号dq的定时偏移值是否是可调节的多个偏移值当中的最后的值。如果在操作s140中确定用于接收从非易失性存储器设备nvm输出的训练模式的定时偏移值是最后的偏移值，则处理进行到操作s160。如果在操作s140中确定用于接收从非易失性存储器设备nvm输出的训练模式的定时偏移值不是最后的偏移值，则处理进行到操作s150。

在操作s150中，存储控制器110改变读取定时偏移rt_offset。例如，存储控制器110可以调节为了锁存闪存接口119的数据而生成的dll电路118或时钟电路的读取定时偏移rt_offset。之后，处理可以进行到操作s130，用于通过使用调节的读取定时偏移rt_offset接收从非易失性存储器设备nvm输出的训练模式。

在操作s160中，存储控制器110的训练管理器113可将通过使用不同的读取定时偏移rt_offset接收的训练模式与参考模式进行比较。训练管理器113可以从通过使用不同的读取定时偏移rt_offset接收的训练模式中检测与参考模式相同的数据。训练管理器113选择与具有与参考模式相同的逻辑值的训练模式对应的读取定时偏移rt_offset。训练管理器113可以选择所选择的读取定时偏移rt_offset作为用于在操作s110中选择的非易失性存储器设备的读取操作的最佳读取定时偏移rt_offset。

在操作s170中，训练管理器113确定在操作s110中选择的非易失性存储器设备是否是用于读取训练操作的存储介质120的最后设备。如果选择的非易失性存储器设备是读取训练目标的最后设备，则读取训练方法可以结束。相反，如果选择的非易失性存储器设备不是读取训练目标的最后设备，则处理进行到操作s180。

在操作s180中，训练管理器113可以为读取训练操作选择另一非易失性存储器设备。之后，处理进行到操作s110。

根据本公开的存储设备100的读取训练方法，即使读取训练命令cmd_rt被发出到所选择的非易失性存储器设备一次，也可能获得多个训练模式。存储控制器110通过使用不同的读取定时偏移rt_offset接收每个训练模式。可以通过将接收的训练模式与参考模式进行比较来确定最佳读取定时偏移rt_offset。

图6是示出根据本公开的实施例的读取训练方法的视图。参考图6，存储控制器110可以将根据本公开的实施例的训练命令序列发送到非易失性存储器设备nvm以执行读取训练。即，存储控制器110可以将读取训练命令cmd_rt和模式地址pt_add发送到非易失性存储器设备nvm一次，并且可以接收多个训练模式。

在操作s11和操作s12中，存储控制器110将读取训练命令cmd_rt和模式地址pt_add发送到非易失性存储器设备nvm。这里，读取训练命令cmd_rt可以利用通过非易失性存储器设备nvm的数据输入/输出焊盘提供的特定命令代码来实现。在提供特定命令代码的时段中，写入使能信号/we可以与命令锁存使能信号cle的激活一起切换(toggle)。在这种情况下，读取训练命令cmd_rt被输入到非易失性存储器设备nvm。模式地址可以在读取训练命令cmd_rt之后提供给非易失性存储器设备nvm。

在操作s13中，非易失性存储器设备nvm的控制逻辑125(参考图3)识别读取训练命令cmd_rt，并且从由模式地址pt_add指定的存储器区域读取训练模式。训练模式可以是例如存储在非易失性存储器设备nvm的特定存储器区域中的数据。

在操作s14中，非易失性存储器设备nvm与从存储控制器110提供的读取使能信号/re的切换同步地输出第一训练模式dout_1。在这种情况下，存储控制器110基于初始化的读取定时偏移锁存并存储从非易失性存储器设备nvm输出的第一训练模式dout_1。

在操作s15中，存储控制器110调节读取定时偏移。在这种情况下，存储控制器110可以释放对非易失性存储器设备nvm的选择。也就是说，存储控制器110可以将提供给所选择的非易失性存储器设备的芯片使能信号/ce以高电平去激活。然而，如果需要，可以在调节读取定时偏移的时间点忽略非易失性存储器设备nvm的芯片使能信号/ce的去激活。

在操作s16中，非易失性存储器设备nvm与从存储控制器110提供的读取使能信号/re的切换同步地输出第二训练模式dout_2。理想地，第二训练模式dout_2是与第一训练模式dout_1具有相同逻辑值的数据。然而，如果锁存时间点取决于读取定时偏移而变化，则在存储控制器110中接收的数据值可以变化。

在操作s17中，存储控制器110再次调节在操作s15中设置的读取定时偏移。在这种情况下，存储控制器110可以释放对非易失性存储器设备nvm的选择。

在操作s18中，存储控制器110切换读取使能信号/re。在这种情况下，非易失性存储器设备nvm与读取使能信号/re的切换同步地输出第三训练模式dout_3。

在操作s19中，存储控制器110再次调节在操作s17中设置的读取定时偏移。在这种情况下，存储控制器110可以释放对非易失性存储器设备nvm的选择。

在取决于上述过程调节读取定时偏移的状态下，存储控制器110可以切换读取使能信号/re以从非易失性存储器设备nvm接收训练模式。也就是说，存储控制器110可以通过使用全部可调节读取定时偏移从非易失性存储器设备nvm接收训练模式。如果在操作s20中设置最后的读取定时偏移，则在操作s21中，可以接收最后的训练模式dout_n。

在操作s22中，存储控制器110可以将接收的训练模式与参考模式进行比较。存储控制器110可以取决于比较结果来选择最佳读取定时偏移。

存储控制器110可以通过上述操作来完成对选择的非易失性存储器设备nvm的读取训练。这里，读取训练命令cmd_rt和模式地址pt_add中的每一个被使用一次以在对应于一个芯片的非易失性存储器设备nvm上执行读取训练。因此，当使用本公开的读取训练方法时，用于读取训练的命令序列的长度可以被最小化，并且读取训练操作所需的ac定时的长度可以被最小化。

图7是示出根据本公开的实施例的读取训练操作中的命令序列和数据信号dq的时序图。参考图7，在读取训练操作中，存储控制器110可以向选择的非易失性存储器设备nvm提供一次命令序列“cmd_rt-pt_add”，并且可以在不同的定时偏移条件下接收训练模式dout_1至dout_n。

首先，如果选择用于读取训练的非易失性存储器设备nvm，则存储控制器110可以将所选择的非易失性存储器设备的芯片使能信号/ce激活到低电平。接下来，存储控制器110将读取训练命令cmd_rt和模式地址pt_add发送到所选择的非易失性存储器设备nvm的数据(dq)线。这里，读取训练命令cmd_rt和模式地址pt_add可以统称为“训练命令序列”。尽管在图7中未示出，但是可以很好地理解，确认码可以跟随(follow)模式地址pt_add。

如果训练命令序列被发送到选择的非易失性存储器设备nvm，则非易失性存储器设备nvm可以在内部识别读取训练命令cmd_rt，并且可以感测请求的训练模式。接下来，如果存储控制器110切换读取使能信号/re，则非易失性存储器设备nvm可以将感测的第一训练模式dout_1输出到数据(dq)线。如果完全输出第一训练模式dout_1，则存储控制器110可以使得芯片使能信号/ce转变为高电平以暂时释放对非易失性存储器设备nvm的选择。

存储控制器110可以在芯片使能信号/ce被去激活时调节用于锁存从非易失性存储器设备nvm输出的数据的读取定时偏移。也就是说，在芯片使能信号/ce被去激活的时间toc期间，存储控制器110可以调节读取定时偏移。然而，可以很好理解的是，存储控制器110在没有芯片使能信号/ce的转变的情况下调节读取定时偏移。

如果完全调节读取定时偏移，则存储控制器110可以将芯片使能信号/ce激活到低电平并且可以切换读取使能信号/re。在这种情况下，非易失性存储器设备nvm可以将第二训练模式dout_2输出到数据(dq)线。如果完全输出第二训练模式dout_2，则存储控制器110可以使得芯片使能信号/ce转变为高电平以暂时释放对非易失性存储器设备nvm的选择。

利用以上描述，存储控制器110可以通过经由多个读取定时偏移调节操作调节的读取定时偏移，从非易失性存储器设备nvm被提供有多个训练模式。然而，即使提供读取训练命令cmd_rt和模式地址pt_add一次，也可以重复地提供训练模式。结果，根据本公开的存储设备100，可以最小化输入用于读取训练操作的读取训练命令cmd_rt和模式地址pt_add的次数。另外，ac定时也可以取决于减少的命令序列而减小。

图8是示出根据本公开的实施例的写入训练方法的流程图。参考图8，本公开的存储设备100可以在将写入训练命令cmd_wt和模式地址pt_add一次提供给选择的非易失性存储器设备的状态下执行写入训练。

在操作s210中，存储控制器110选择包括在存储介质120中的多个非易失性存储器设备中的任何一个。为了执行写入训练操作，存储控制器110可以选择信道ch和路径“way”。选择对应于所选择的信道和路径的一个非易失性存储器设备nvm。

在操作s220中，存储控制器110将写入训练命令cmd_wt和模式地址pt_add发送到选择的非易失性存储器设备nvm。在这种情况下，可以激活非易失性存储器设备中的所选择的非易失性存储器设备nvm的芯片使能信号/ce。可以初始化用于从存储控制器110向非易失性存储器设备nvm发送数据的写入定时偏移wt_offset。

在操作s230中，存储控制器110在操作s220中设置的写入定时偏移wt_offset下，将与训练模式对应的写入数据din发送到选择的非易失性存储器设备nvm。在这种情况下，非易失性存储器设备nvm可以将输入数据存储在提供用于训练的缓冲器(或页缓冲器)中。

在操作s240中，响应于来自存储控制器110的控制信号(例如，读取使能信号)，非易失性存储器设备nvm将在操作s230中接收的写入数据din输出到存储控制器110。在这种情况下，存储控制器110接收非易失性存储器设备nvm输出的输出数据dout。

在操作s250中，存储控制器110可确定在操作s230中施加的写入定时偏移wt_offset是否是可调节的多个写入定时偏移中的最后的偏移值。如果在操作s230中施加的写入定时偏移wt_offset是最后的写入定时偏移，则处理进行到操作s270。相反，如果在操作s230中施加的写入定时偏移wt_offset不是最后的写入定时偏移，则处理进行到操作s260。

在操作s260中，存储控制器110改变写入定时偏移wt_offset。例如，存储控制器110可以调节为了发送闪存接口119的数据而生成的时钟电路(例如，dll电路)的写入定时偏移wt_offset。之后，处理可以进行到操作s230，用于通过使用调节的写入定时偏移wt_offset将训练模式发送给非易失性存储器设备nvm。

在操作s270中，存储控制器110可将训练模式与参考模式进行比较，所述训练模式在通过使用不同的写入定时偏移发送之后再次被读取。存储控制器110可以从接收的训练模式中选择与具有与参考模式相同的逻辑值的训练模式对应的写入定时偏移wt_offset。训练管理器113可以选择所选择的写入定时偏移wt_offset作为在操作s210中选择的非易失性存储器设备的最佳写入定时偏移wt_offset。

在操作s280中，存储控制器110确定在操作s210中选择的非易失性存储器设备是否是用于写入训练操作的存储介质120的最后的设备。如果选择的非易失性存储器设备是写入训练目标的最后的设备，则写入训练方法可以结束。相反，如果选择的非易失性存储器设备不是写入训练目标的最后的设备，则处理进行到操作s290。

在操作s290中，存储控制器110可以为写入训练操作选择另一非易失性存储器设备。之后，处理进行到操作s210。

根据本公开的存储设备100的写入训练方法，通过将写入训练命令cmd_wt和模式地址pt_add提供给选择的非易失性存储器设备一次，可能接收与各种写入定时偏移wt_offset对应的多个训练模式。最佳写入定时偏移wt_offset可通过将分别对应于各种写入定时偏移wt_offset的多个训练模式与参考模式进行比较来确定。

图9是示出在图8的写入训练操作中在存储控制器和非易失性存储器设备之间交换的数据的视图。参考图9，存储控制器110可以在将写入训练命令cmd_wt和模式地址pt_add提供给非易失性存储器设备nvm一次的状态下执行写入训练。

在操作s30和操作s31中，存储控制器110将写入训练命令cmd_wt和模式地址pt_add发送到非易失性存储器设备nvm。这里，写入训练命令cmd_wt可以利用通过非易失性存储器设备nvm的数据输入/输出焊盘提供的特定命令代码来实现。在提供特定命令代码的时段中，写入使能信号/we可以与命令锁存使能信号cle的激活一起切换。在这种情况下，写入训练命令cmd_wt输入到非易失性存储器设备nvm。模式地址pt_add可以在写入训练命令cmd_wt之后提供给非易失性存储器设备nvm。

在操作s32中，存储控制器110通过使用初始化的写入定时偏移wt_offset来将训练模式发送到非易失性存储器设备nvm作为输入数据din。在这种情况下，存储控制器110可以为了将输入数据din发送到非易失性存储器设备nvm的目的而切换数据选通信号dqs。非易失性存储器设备nvm可以将通过数据信号(dq)线提供的训练模式存储在其中提供的缓冲器(例如，页缓冲器)中。

在操作s33中，存储控制器110再次被提供有发送到非易失性存储器设备nvm的训练模式。例如，存储控制器110可以切换非易失性存储器设备nvm的读取使能信号/re以再次接收输入的训练模式作为输出数据dout。

在操作s34中，存储控制器110调节写入定时偏移wt_offset。在这种情况下，存储控制器110可以释放对非易失性存储器设备nvm的选择。也就是说，存储控制器110可以将提供给选择的非易失性存储器设备的芯片使能信号/ce去激活至高电平。

在操作s35中，存储控制器110可以通过使用在操作s34中调节的写入定时偏移wt_offset来将训练模式发送到非易失性存储器设备nvm作为输入数据din。在这种情况下，为了将输入数据din通过数据信号(dq)线发送到非易失性存储器设备nvm的目的，存储控制器110可以切换数据选通信号dqs。非易失性存储器设备nvm可以将通过数据信号(dq)线提供的训练模式存储在其中提供的缓冲器(例如，页缓冲器)中。

在操作s36中，存储控制器110再次被提供有发送到非易失性存储器设备nvm的训练模式。例如，存储控制器110可以切换非易失性存储器设备nvm的读取使能信号/re以再次接收输入的训练模式作为输出数据dout。

在操作s37中，存储控制器110调节写入定时偏移wt_offset。在这种情况下，存储控制器110可以释放对非易失性存储器设备nvm的选择。也就是说，存储控制器110可以将提供给选择的非易失性存储器设备的芯片使能信号/ce去激活至高电平。

在操作s38中，存储控制器110可以通过使用在操作s37中调节的写入定时偏移wt_offset来将训练模式发送到非易失性存储器设备nvm作为输入数据din。在这种情况下，为了将输入数据din通过数据信号(dq)线发送到非易失性存储器设备nvm的目的，存储控制器110可以切换数据选通信号dqs。非易失性存储器设备nvm可以将通过数据信号(dq)线提供的训练模式存储在其中提供的缓冲器(例如，页缓冲器)中。

在操作s39中，存储控制器110再次被提供有发送到非易失性存储器设备nvm的训练模式。例如，存储控制器110可以切换非易失性存储器设备nvm的读取使能信号/re以再次接收输入的训练模式作为输出数据dout。

写入定时偏移wt_offset可以以与上述相同的方式通过操作s40、操作s41和操作s42调节，并且训练模式可以通过使用调节后的写入定时偏移wt_offset写入到非易失性存储器设备nvm和从非易失性存储器设备nvm读取。

在操作s43中，由存储控制器110将通过使用写入定时偏移wt_offset写入和读取的训练模式与参考模式进行比较。存储控制器110可通过使用比较结果来确定最佳写入定时偏移wt_offset。

存储控制器110可以通过上述操作来执行所选择的非易失性存储器设备nvm的写入训练。这里，写入训练命令cmd_wt和模式地址pt_add中的每一个被使用一次以在与一个芯片相对应的非易失性存储器设备nvm上执行写入训练。因此，用于写入训练的命令序列的长度可以被最小化，并且写入训练操作所需的ac定时的长度可以被最小化。

图10是示出根据本公开的实施例的写入训练操作中的命令序列和数据信号dq的时序图。参考图10，存储控制器110向选择的非易失性存储器设备nvm提供命令序列“cmd_wt-pt_add”一次。存储控制器110可以在调节写入定时偏移wt_offset的同时输入和输出训练模式。

如果选择了用于写入训练操作的非易失性存储器设备nvm，则存储控制器110可以将选择的非易失性存储器设备的芯片使能信号/ce激活到低电平。接下来，存储控制器110将写入训练命令cmd_wt和模式地址pt_add发送到所选择的非易失性存储器设备nvm的数据(dq)线。这里，写入训练命令cmd_wt和模式地址pt_add可以统称为“写入训练命令序列”。尽管在图10中未示出，但是可以很好地理解，确认码可以跟随模式地址pt_add。

如果写入训练命令序列被发送到选择的非易失性存储器设备nvm，则非易失性存储器设备nvm可以在内部识别写入训练命令cmd_wt。在这种情况下，非易失性存储器设备nvm可以在没有输入附加命令序列的情况下接收跟随的训练模式，并且可以再次输出接收的训练模式。

在一个写入训练命令序列之后，存储控制器110通过使用初始化的写入定时偏移来发送训练模式作为第一写入数据din_1。在这种情况下，存储控制器110可以以切换数据选通信号dqs的方式来控制非易失性存储器设备nvm。如果训练模式的输入完成，则非易失性存储器设备nvm再次将输入的训练模式作为第一输出数据dout_1输出到存储控制器110。在这种情况下，存储控制器110可以以切换读取使能信号/re的方式来控制非易失性存储器设备nvm。

如果完全输入和输出第一训练模式，则存储控制器110可以使得芯片使能信号/ce转变到高电平以暂时释放对非易失性存储器设备nvm的选择。当芯片使能信号/ce被去激活时，存储控制器110可以调节用于将数据发送到非易失性存储器设备nvm的写入定时偏移wt_offset。也就是说，在芯片使能信号/ce被去激活的时间toc期间，存储控制器110可以调节写入定时偏移。

如果完全调节写入定时偏移wt_offset，则存储控制器110通过使用调节的写入定时偏移wt_offset将训练模式发送到非易失性存储器设备nvm作为第二写入数据din_2。另外，存储控制器110控制非易失性存储器设备nvm，使得输入到非易失性存储器设备nvm的训练模式再次被输出作为第二输出数据dout_2。在这种情况下，存储控制器110可以通过使用数据选通信号dqs和读取使能信号/re来控制非易失性存储器设备nvm。

利用以上描述，存储控制器110可以通过使用通过多个写入定时偏移调节操作调节的写入定时偏移来将训练模式写入非易失性存储器设备nvm和从非易失性存储器设备nvm读取训练模式。然而，提供用于重复地向非易失性存储器设备nvm写入和从非易失性存储器设备nvm读取训练模式的写入训练命令cmd_wt和模式地址pt_add一次。结果，根据本公开的存储设备100，输入用于写入训练操作的写入训练命令cmd_wt和模式地址pt_add的次数可以被最小化。

图11是示出根据本公开的另一实施例的写入训练方法的流程图。参考图11，本公开的存储设备100提供用于向在写入训练操作中选择的非易失性存储器设备nvm输入训练模式的命令序列和用于将向在写入训练操作中选择的非易失性存储器设备nvm输入的训练模式输出的命令序列。因此，存储控制器110可以通过使用命令序列两次来执行所选择的非易失性存储器设备nvm的写入训练。

在操作s310中，存储控制器110选择包括在存储介质120中的多个非易失性存储器设备中的任何一个。

在操作s320中，存储控制器110向选择的非易失性存储器设备nvm发送用于写入训练模式的写入命令write_cmd和模式地址pt_add。在这种情况下，用于在存储控制器110处将来自存储控制器110的数据发送到非易失性存储器设备nvm的定时偏移timing_offset可以具有初始化的值。

在操作s330中，存储控制器110通过使用在操作s320中设置的写入定时偏移wt_offset将与训练模式相对应的写入数据din发送到选择的非易失性存储器设备nvm。在这种情况下，非易失性存储器设备nvm可以将输入数据存储在提供用于训练的缓冲器(或页缓冲器)中。

在操作s332中，存储控制器110可确定在操作s330中施加的写入定时偏移wt_offset是否是可调节的多个写入定时偏移中的最后的偏移值。如果在操作s330中施加的写入定时偏移wt_offset是最后的写入定时偏移，则处理进行到操作s340。相反，如果在操作s330中施加的写入定时偏移wt_offset不是最后的写入定时偏移，则处理进行到操作s334。

在操作s334中，存储控制器110改变写入定时偏移wt_offset。例如，存储控制器110可以调节用于发送闪存接口119的数据的dll电路118(参考图2)或时钟电路的偏移。之后，处理可以进行到操作s330，用于通过使用调节的写入定时偏移wt_offset将训练模式发送到非易失性存储器设备nvm。

操作s330、操作s332和操作s334对应于写入操作循环，其中通过使用每个写入定时偏移wt_offset将训练模式写入非易失性存储器设备nvm中。通过写入操作循环“s330-s332-s334”，存储控制器110可以在对应于所有可配置的定时偏移值的条件下，将训练模式连续写入非易失性存储器设备nvm中。

如果写入操作循环“s330-s332-s334”完成，则在操作s340中，存储控制器110可以执行读取操作循环用于再次读取存储在非易失性存储器设备nvm中的训练模式。对于读取操作循环，存储控制器110将读取命令read_cmd和模式地址pt_add发送到非易失性存储器设备nvm。

在操作s350中，非易失性存储器设备nvm将先前输入的训练模式作为输出数据dout输出到存储控制器110。在这种情况下，存储控制器110可以接收输出数据dout，并且可以将接收的输出数据dout与参考模式进行比较。

在操作s360中，存储控制器110确定在操作s350中接收的输出数据dout是否是在写入操作循环“s330-s332-s334”中输入的最后数据。如果在操作s350中接收的输出数据dout对应于最后数据，则处理进行到操作s370。相反，如果在操作s350中接收的输出数据dout不是最后数据，则处理进行到操作s350以连续地输出参考模式。

在操作s370中，存储控制器110可将训练模式与参考模式进行比较，所述训练模式在通过使用不同的写入定时偏移被发送之后再次被读取。存储控制器110可以从接收的训练模式中选择与具有与参考模式相同的逻辑值的训练模式对应的写入定时偏移wt_offset。训练管理器113可选择所选择的写入定时偏移wt_offset作为在操作s310中选择的非易失性存储器设备的最佳写入定时偏移wt_offset。

在操作s380中，存储控制器110确定在操作s310中选择的非易失性存储器设备是否是用于写入训练操作的存储介质120的最后的设备。如果选择的非易失性存储器设备是写入训练目标的最后的设备，则写入训练方法可以结束。相反，如果选择的非易失性存储器设备不是写入训练目标的最后的设备，则处理进行到操作s390。

在操作s390中，存储控制器110可以为写入训练操作选择另一非易失性存储器设备。之后，处理进行到操作s310。

根据本公开的存储设备100的写入训练方法，使用用于将训练模式输入到选择的非易失性存储器设备的命令序列和用于输出输入的训练模式的命令序列。因此，可以使用两个命令序列对所选择的非易失性存储器设备nvm执行一个写入训练操作。

图12是示出在写入训练操作中在存储控制器和非易失性存储器设备之间交换的数据的视图。参考图12，存储控制器110可以通过最大化使用两个命令序列来对所选择的非易失性存储器设备nvm执行写入训练。

在操作s50和操作s51中，存储控制器110将用于写入训练的写入命令write_cmd和模式地址pt_add发送到非易失性存储器设备nvm。这里，写入命令write_cmd可以用提供给非易失性存储器设备nvm的特定命令代码来实现。在提供特定命令代码的时段中，写入使能信号/we可以与命令锁存使能信号cle的激活一起切换。在这种情况下，写入命令write_cmd被输入到非易失性存储器设备nvm。模式地址pt_add也可以在写入训练命令write_cmd之后提供给非易失性存储器设备nvm。

在操作s52中，存储控制器110通过使用初始化的写入定时偏移wt_offset来将训练模式发送到非易失性存储器设备nvm作为输入数据din。在这种情况下，为了将输入数据din发送到非易失性存储器设备nvm的目的，存储控制器110可以切换数据选通信号dqs。非易失性存储器设备nvm可以将通过数据信号(dq)线提供的训练模式存储在其中提供的缓冲器(例如，页缓冲器)中。

在操作s53中，存储控制器110调节写入定时偏移wt_offset。在这种情况下，存储控制器110可以释放对非易失性存储器设备nvm的选择。也就是说，存储控制器110可以将提供给选择的非易失性存储器设备的芯片使能信号/ce去激活至高电平。然而，芯片使能信号/ce的转变可以选择性地执行。

在操作s54中，存储控制器110通过使用调节的写入定时偏移wt_offset来将训练模式发送到非易失性存储器设备nvm作为输入数据din_2。

在操作s55中，存储控制器110再次调节写入定时偏移wt_offset。在这种情况下，存储控制器110可以为了调节写入定时偏移wt_offset的目的而释放对非易失性存储器设备nvm的选择。

在操作s56和操作s57中，以与上述过程相同的方式执行对最后写入定时偏移wt_offset的调节和最后训练模式的输入。

在操作s60和操作s61中，读取通过使用各种写入定时偏移写入非易失性存储器设备nvm中的训练模式。为此，存储控制器110将读取命令read_cmd和模式地址pt_add发送到非易失性存储器设备nvm。这里，读取命令read_cmd可以用提供给非易失性存储器设备nvm的特定命令代码来实现。在提供特定命令代码的时段中，写入使能信号/we可以与命令锁存使能信号cle的激活一起切换。在这种情况下，读取命令read_cmd被输入到非易失性存储器设备nvm。模式地址pt_add也可以在读取命令read_cmd之后提供给非易失性存储器设备nvm。

在操作s62至操作s64中，通过使用各种写入定时偏移将写入非易失性存储器设备nvm中的训练模式提供给存储控制器110。为了从非易失性存储器设备nvm接收训练模式，存储控制器110可以切换读取使能信号/re以接收输入的训练模式作为输出数据dout。

在操作s65中，由存储控制器110将读取的训练模式与参考模式进行比较。存储控制器110可以通过使用比较结果来确定最佳写入定时偏移wt_offset。

存储控制器110可以通过上述操作来完成所选择的非易失性存储器设备nvm的写入训练。这里，使用一个写入命令序列和一个读取命令序列来对与一个芯片相对应的非易失性存储器设备nvm执行写入训练。因此，用于写入训练的命令序列的长度可以被最小化，并且写入训练操作所需的ac定时的长度可以被最小化。

图13是示出根据图11所示的实施例的写入训练操作中的命令序列和数据信号dq的时序图。参考图13，存储控制器110可以向选择的非易失性存储器设备nvm提供一个写入命令序列和一个读取命令序列以执行写入训练操作。

如果选择用于写入训练操作的非易失性存储器设备nvm，则存储控制器110可以将所选择的非易失性存储器设备的芯片使能信号/ce激活到低电平。接下来，存储控制器110将写入命令write_cmd和模式地址pt_add发送到所选择的非易失性存储器设备nvm的数据(dq)线。尽管在图13中未示出，但是可以很好地理解，确认码可以跟随模式地址pt_add。

如果写入命令序列被发送到选择的非易失性存储器设备nvm，则非易失性存储器设备nvm可以在内部识别写入命令write_cmd。在这种情况下，非易失性存储器设备nvm可以识别出连续输入写入训练模式。

在写入命令序列之后，存储控制器110通过使用初始化的写入定时偏移来发送训练模式作为第一写入数据din_1。在这种情况下，存储控制器110可以切换数据选通信号dqs以控制非易失性存储器设备nvm。

如果完全输入第一写入数据din_1，则存储控制器110可以使芯片使能信号/ce转变到高电平以暂时释放对非易失性存储器设备nvm的选择。当芯片使能信号/ce被去激活时，存储控制器110可以在时段toc中调节用于向非易失性存储器设备nvm发送数据的写入定时偏移wt_offset。

如果完全调节写入定时偏移wt_offset，则存储控制器110通过使用调节的写入定时偏移wt_offset将训练模式作为第二写入数据din_2发送到非易失性存储器设备nvm。

如果以上述方式完全写入对应于所有写入定时偏移的训练模式，则输入用于读取输入的训练模式的读取命令序列(命令和地址)。存储控制器110将读取命令read_cmd和模式地址pt_add发送到选择的非易失性存储器设备nvm。尽管在图13中未示出，可以很好地理解，确认码可以跟随模式地址pt_add。

如果将读取命令序列发送到所选择的非易失性存储器设备nvm，则非易失性存储器设备nvm可以在内部识别用于写入训练操作的读取命令read_cmd。在这种情况下，非易失性存储器设备nvm可以在存储控制器110的控制下连续输出之前接收的训练模式。

非易失性存储器设备nvm将所有输入的训练模式再次提供给存储控制器110作为输出数据dout_1、dout_2、...、dout_n。在这种情况下，存储控制器110可以以切换读取使能信号/re的方式来控制非易失性存储器设备nvm。另外，芯片使能信号/ce可以在输出数据dout_1、dout_2、...、dout_n中的两个相邻输出数据之间被去激活。

通过上面的描述，存储控制器110可以通过使用通过多个写入定时偏移调节操作调节的写入定时偏移来向非易失性存储器设备nvm写入数据和从非易失性存储器设备nvm读取数据。然而，使用两个命令序列来重复地在非易失性存储器设备nvm中写入训练模式和从非易失性存储器设备nvm读取训练模式。根据本公开的存储设备100，用于写入训练操作的命令序列被输入的次数可以被最小化，并且因此ac定时的长度可以减小。

根据本公开的实施例，可能显著减少非易失性存储器设备的数据训练所花费的时间。因此，可能减少存储设备的引导时间(或打开时间)。

如在本领域中传统的那样，可以根据执行所描述的一个或多个功能的框来描述和示出实施例。这些可在本文中被称为单元或模块等的块通过诸如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子组件、有源电子组件、光学组件、硬连线电路等等的模拟和/或数字电路来物理地实现，并且可以可选地由固件和/或软件驱动。这些电路可以例如体现在一个或多个半导体芯片中，或者在诸如印刷电路板等的基板支撑件上。构成块的电路可以由专用硬件或由处理器(例如，一个或多个编程的微处理器和相关联的电路)实现，或通过执行块的一些功能的专用硬件和执行块的其他功能的处理器的组合来实现。在不脱离本公开的范围的情况下，实施例的每个块可以物理地分成两个或更多个交互和分立的块。类似地，在不脱离本公开的范围的情况下，实施例的块可以物理地组合成更复杂的块。

虽然已经参考实施例描述了本公开，但是对于本领域技术人员来说将显而易见的是，可以在不脱离本公开的精神和范围的情况下进行各种改变和修改。因此，应该理解，上述实施例不是限制性的，而是说明性的。