选择电路、可配置的存储器存储系统及其操作方法与流程

本发明的实施例一般地涉及半导体技术领域，更具体地，涉及选择电路，可配置的存储器存储系统及其操作方法。

背景技术：

存储器件是用于读取和/或写入电子数据的电子器件。存储器件可以实现为诸如随机存取存储器(ram)的易失性存储器，其中，该易失性存储器需要电源来保持其存储的信息，或实现为诸如只读存储器(rom)的非易失性存储器，其中，该非易失性存储器即使在不供电时也能保持其存储的信息。可以在动态随机存取存储器(dram)、静态随机存取存储器(sram)和/或非易失性随机存取存储器(nvram)(有时称为闪存)配置中实现ram。可以从存储器单元阵列中读取电子数据和/或将电子数据写入到存储器单元阵列中，其中，可以通过各种控制线访问该存储器单元阵列。由存储器件实施的两个基本操作是“读取”，其中，读出存储在存储器单元阵列中的电子数据，和“写入”，其中，将电子数据存储到存储器单元阵列中。

技术实现要素：

根据本发明的一方面，提供了一种存储器存储系统，包括：偏置电路，配置为从多个工作电压信号中选择性地提供最大工作电压信号；选择电路，配置为从所述多个工作电压信号中选择性地提供工作电压信号，所述选择电路包括：选择控制处理电路，配置为提供多个第一开关控制信号，其中，所述多个第一开关控制信号中的至少一个第一开关控制信号处于与所述最大工作电压信号相对应的逻辑电平，以及多个第一开关，配置为根据所述多个第一开关控制信号从所述多个工作电压信号中选择性地提供所述工作电压信号；以及存储器件，配置为接收所述工作电压信号。

根据本发明的另一方面，提供了一种选择电路，用于从多个工作电压信号中选择性地提供工作电压信号，所述选择电路包括：选择控制处理电路，配置为根据选择控制信号提供多个开关控制信号，其中，所述多个开关控制信号参考与所述多个工作电压信号中的第一工作电压信号相对应的第一域，并且所述选择控制信号参考与所述多个工作电压信号中的第二工作电压信号相对应的第二域，所述第二工作电压信号小于所述第一工作电压信号；以及多个开关，配置为根据所述多个开关控制信号选择性地从所述多个工作电压信号中提供所述工作电压信号。

根据本发明的又一方面，提供了一种用于操作存储器存储器件的方法，所述方法包括：通过存储器存储器件接收第一控制信号和第二控制信号，其中，所述第一控制信号指示来自于多个工作电压信号中的最大工作电压信号并且所述第二控制信号指示来自于所述多个工作电压信号中的工作电压信号；根据所述第一控制信号通过所述存储器存储器件提供来自于所述多个工作电压信号中的所述最大工作电压信号；通过所述存储器存储器件将所述第二控制信号从与所述多个工作电压信号中的比所述最大工作电压信号更小的工作电压信号相对应的第一域转换至与所述最大工作电压信号相对应的第二域以根据所述第二控制信号提供多个开关控制信号；基于所述多个开关控制信号中的第一开关控制信号通过所述存储器存储器件激活多个开关中的第一开关以从所述多个工作电压信号中选择性地提供第一工作电压信号；基于所述多个开关控制信号中的第二开关控制信号通过所述存储器存储器件停用所述多个开关中的第二开关以禁止所述第二开关从所述多个工作电压信号中选择性地提供第二工作电压信号；以及通过存储器存储器件的多个第二开关接收所述第一工作电压信号。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1示出根据本发明的示例性实施例的示例性存储器存储系统的框图；

图2示出根据本发明的示例性实施例的位于示例性存储器存储系统内的第一示例性偏置电路的框图；

图3示出根据本发明的示例性实施例的位于示例性存储器存储系统内的第二示例性偏置电路的框图；

图4示出根据本发明的示例性实施例的位于示例性存储器存储系统内的第一示例性选择电路的框图；

图5示出根据本发明的示例性实施例的位于示例性存储器存储系统内的第二示例性选择电路的框图；

图6a至图6h示出根据本发明的示例性实施例的位于示例性存储器存储系统内的示例性控制处理电路的框图；

图7a和图7b示出根据本发明的示例性实施例的位于示例性存储器存储系统内的开关的框图；

图8示出根据本发明的示例性实施例的位于示例性存储器存储系统内的第三示例性选择电路的框图；

图9示出根据本发明的示例性实施例的示例性存储器存储系统的示例性操作的流程图。

具体实施方式

以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括以直接接触的方式形成第一部件和第二部件的实施例，并且也可以包括可以在第一部件和第二部件之间形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

概述

本发明公开了用于可配置的存储器存储系统的各个实施例。可配置的存储器存储系统选择性地从多个工作电压信号中选择工作电压信号以动态地控制各个工作参数。例如，可配置的存储器存储系统选择性地从多个工作电压信号中选择的最大工作电压信号以最大化读取/写入速度。作为另一实例，可配置的存储器存储系统选择性地从多个工作电压信号中选择的最小工作电压信号以控制使功耗最小化。

示例性存储器存储系统

图1示出根据本发明的示例性实施例的示例性存储器存储系统的框图。在图1所示的示例性实施例中，存储器存储系统100在多个工作电压信号之间选择性地进行选择以配置存储器存储系统100的操作。在示例性实施例中，存储器存储系统100可以选择性地从多个工作电压信号中选择各个工作电压信号，以动态地控制存储器存储系统100的操作。例如，存储器存储系统100可以从多个工作电压信号中选择第一工作电压信号以将存储器存储系统100配置为动态地控制(例如最小化)存储器存储系统100的多个工作参数中的一个或多个工作参数(诸如功耗和/或读取/写入速度)。作为另一实例，存储器存储系统100可以从多个工作电压信号中选择第二工作电压信号以将存储器存储系统100配置为动态地控制(例如最大化)存储器存储系统100的一个或多个工作参数。在图1所示的示例性实施例中，存储器存储系统100包括偏置电路102、选择电路104和存储器件106。

偏置电路102向选择电路104选择性地提供来自于工作电压信号v1至vn中的最大工作电压信号vddmax。在示例性实施例中，偏置电路102包括多个开关以选择性地提供最大工作电压信号vddmax。在图1所示的示例性实施例中，偏压电路102根据偏置控制信号150选择性地提供最大工作电压信号vddmax。在另一示例性实施例中，偏置控制信号150包括一个或多个控制位以指示工作电压信号v1至vn中的最大工作电压信号。在其他示例性实施例中，一个或多个控制位的各种组合对应于来自于工作电压信号v1至vn中的各个工作电压信号。这样，偏置控制信号150可以配置偏置电路102以通过将偏置控制信号150的一个或多个控制位设定为与最大工作电压信号相对应的控制位的组合来选择性地提供最大工作电压信号vddmax。

选择电路104选择性地向存储器件106提供来自于工作电压信号v1至vn中的工作电压vddoperating。在图1所示的示例性实施例中，选择电路104使用最大工作电压信号vddmax以将选择控制信号152转换至与最大工作电压信号vddmax相对应的域。在示例性实施例中，选择电路104包括多个开关以选择性地提供工作电压vddoperating。在该示例性实施例中，选择电路104提供一个或多个开关控制信号以当处于第一逻辑电平(诸如逻辑0，以提供实例)时激活(即，闭合)多个开关中的一个或多个，和/或当处于第二逻辑电平(诸如逻辑1，以提供实例)时停用(deactivate，又称去激活)(即，断开)多个开关中的剩余开关。另外地，在该示例性实施例中，选择电路104将一个或多个开关控制信号的第二逻辑电平转换为与最大工作电压信号vddmax相对应以确保多个开关响应于选择控制信号152而正确地断开和/或闭合。例如，选择控制信号152可以处于第一逻辑电平以激活(即，闭合)多个开关中的一个或多个，或处于与最大工作电压信号vddmax相对应的第二逻辑电平以停用(即，断开)多个开关中的剩余开关。

在图1所示的示例性实施例中，图1所示的选择控制信号152包括一个或多个控制位。在一些情况下，一个或多个控制位的各种组合分配给来自于工作电压信号v1至vn中的各个工作电压信号。在示例性实施例中，工作电压信号v1至vn包括工作电压信号v1和工作电压信号v2。在该示例性实施例中，逻辑0可以分配给第一工作电压信号v1并且逻辑1可以分配给第二工作电压信号v2。可将一个或多个控制位设定为各种组合以从工作电压信号v1至vn中选择相应的工作电压信号，从而动态地控制存储器件106的多个工作参数。从上面的示例性实施例中，可以将选择控制信号152设定为逻辑0以使得选择电路104选择第一工作电压信号v1作为工作电压信号vddoperating或设定为逻辑零1以使得选择电路104选择第二工作电压信号v2作为工作电压信号vddoperating。作为另一实例，可以将一个或多个控制位设定为位的第一组合以从工作电压信号v1至vn中选择最小工作电压信号，从而动态地控制(例如最小化)存储器件106的功耗。作为另一实例，可以将一个或多个控制位设定为位的第二组合以从工作电压信号v1至vn中选择最大工作电压信号，从而动态地控制(例如最大化)存储器件106的读取/写入速度。在另一示例性实施例中，可以在存储器存储系统100的操作期间切换选择控制信号152以在系统运行时(onthefly)动态地配置存储器件106从而控制一个或多个工作参数。例如，可以将选择控制信号152设定为位的第二组合以最大化存储器件106的读取/写入速度并且在系统运行时动态地重新配置为位的不同组合以降低存储器件106的最大化的读取/写入速度。

存储器件106接收选择性地从工作电压信号v1至vn中选择的工作电压vddoperating。在图1所示的示例性实施例中，存储器件106至少包括存储器阵列、列选择电路和/或写入驱动器(以提供一些实例)。在该实例性实施例中，存储器件106至少向存储器阵列提供工作电压vddoperating。在示例性实施例中，通过选择性地从工作电压信号v1至vn中选择最大工作电压信号vddmax作为工作电压vddoperating，可以最大化存储器件106的读取/写入速度。在该实例中，当与来自工作电压信号v1至vn中的其他工作电压信号相比较时，最大工作电压信号vddmax可导致存储器件106的各个晶体管以更快的速度截止和/或导通。作为另一实例，通过选择性地从工作电压信号v1至vn中选择最小工作电压信号vddmin作为工作电压vddoperating，可以最小化存储器件106的功耗。在该其他实例中，当与来自工作电压信号v1至vn中的其他工作电压信号相比较时，最小工作电压信号vddmin可导致存储器件106的各个晶体管中的较少的不期望的泄漏。

第一个示例性偏置电路

图2示出根据本发明的示例性实施例的位于示例性存储器存储系统内的第一示例性偏置电路的框图；以与上面在图1中讨论的偏置电路102大致类似的方式，偏压电路200向选择电路(诸如选择电路104，以提供实例)选择性地提供来自于工作电压信号v1至vn中的最大工作电压信号vddmax。如上面在图1中所讨论的，最大工作电压信号vddmax确保选择电路104内的多个开关正确地断开和/或闭合，以选择性地提供来自于工作电压信号v1至vn中的工作电压vddoperating。在图2中示例性地示出，偏置电路200包括开关202.1至202.n和偏置控制处理电路204。偏置电路200可以表示偏置电路102的示例性实施例。

开关202.1至202.n选择性地提供其相应的工作电压信号v1至vn作为最大工作电压信号vddmax。在示例性实施例中，偏置控制信号150和/或开关控制信号250.1至250.n在处于第一逻辑电平(诸如逻辑0以提供实例)时激活(即，闭合)开关202.1至202.n中的一个或多个，和/或在处于第二逻辑电平(诸如逻辑1，以提供实例)时，停用(即，断开)开关202.1至202.n中的剩余开关。在该示例性实施例中，开关202.1至202.n在激活时选择性地提供来自于工作电压信号v1至vn中的其工作电压信号作为最大工作电压信号vddmax。而且，在该示例性实施例中，开关202.1至202.n在停用时禁止选择性地提供来自于工作电压信号v1至vn中的其工作电压信号。在另一示例性实施例中，可以使用p型金属氧化物半导体(pmos)晶体管来实现开关202.1至202.n；然而，相关领域的技术人员将意识到，在不背离本发明的精神和范围的情况下，诸如n型金属氧化物半导体(nmos)晶体管、模拟开关或具有一个或多个逻辑门的数字开关(提供一些实例)的其他实施方式是可能的。

偏置控制处理电路204根据偏置控制信号150提供开关控制信号250.1至250.n。如以上在图1中所讨论的，偏置控制信号150的一个或多个控制位的各种组合对应于来自于工作电压信号v1至vn中的各种工作电压信号。偏置控制处理电路204提供开关控制信号250.1至250.n，以使得开关202.1至202.n选择性地提供来自于工作电压信号v1至vn中的工作电压信号，其中，该工作电压信号v1至vn对应于偏置控制信号150的一个或多个控制位。在示例性实施例中，开关控制信号250.1至250.n使开关202.1至202.n选择性地提供工作电压信号v1至vn中最大的一个作为最大工作电压信号vddmax。在另一示例性实施例中，可以在存储器存储系统100的操作期间切换偏置控制信号150以在系统运行时动态地配置存储器件(偏置电路)106以便从工作电压信号v1至vn中选择不同的工作电压信号。例如，开关202.1至202.n可以配置为提供来自于工作电压信号v1至vn中的第一工作电压信号作为最大工作电压信号vddmax并且在系统运行时动态地进行重新配置以提供来自于工作电压信号v1至vn中的第二工作电压信号作为最大工作电压信号vddmax。

第二示例性偏置电路

图3示出根据本发明的示例性实施例的位于示例性存储器存储系统内的第二示例性偏置电路的框图；以与上面在图1中所讨论的偏压电路102和/或上面在图2中所讨论的偏置电路200大致类似的方式，偏压电路300选择性地提供工作电压信号vddm和vdd中较大的一个作为最大工作电压信号vddmax。在图3中示例性地示出，偏置电路300包括开关302.1和302.2以及偏置控制处理电路304。偏置电路300可以表示偏置电路102和/或偏置电路200的示例性实施例。这样，工作电压信号vddm和vdd可以表示工作电压信号v1至vn中的两个的示例性实施例。

以与开关202.1至202.n选择性地提供其相应的工作电压信号vddm和vdd作为上面在图2中描述的最大工作电压信号vddmax的大致类似的方式，开关302.1和302.2选择性地提供它们相应的工作电压信号vddm和vdd作为最大工作电压信号vddmax。在示例性实施例中，开关控制信号250.1和250.2在处于第一逻辑电平(诸如逻辑0，以提供实例)时激活(即，闭合)开关302.1和302.2中的一个或多个，和/或在处于第二逻辑电平(诸如逻辑1，以提供实例)时，停用(即，断开)开关302.1和302.2中的剩余开关。在该示例性实施例中，开关302.1和302.2在激活时选择性地提供来自于工作电压信号vddm和vdd中的其工作电压信号作为最大工作电压信号vddmax。在另一示例性实施例中，开关302.1和开关302.2是互补开关，即开关302.1闭合并且开关302.2断开或者开关302.1断开并且开关302.2闭合，以提供工作电压信号vddm和vdd中较大的一个作为最大工作电压信号vddmax。在另一示例性实施例中，使用p型金属氧化物半导体(pmos)晶体管来实现开关302.1和302.2。开关302.1和302.2可以表示如上面在图2中所述的开关202.1至202.n中的两个开关的示例性实施例。

在图3所示的示例性实施例中，偏置控制处理电路304包括电平转换电路306和逻辑反相器308。在该示例性实施例中，偏置控制处理电路304提供偏置控制信号150作为开关控制信号250.1。之后，电平转换电路306将偏置控制信号150转换至与最大工作电压信号vddmax相对应的域，以提供电平转换的选择控制信号350，从而确保开关302.2响应于偏置控制信号150正确地断开和/或闭合。逻辑反相器308对电平转换的偏置控制信号350实施逻辑反相操作，以提供处于第一逻辑电平的开关控制信号250.2以激活(即闭合)开关302.2或提供处于与最大工作电压信号vddmax相对应的第二逻辑电平的开关控制信号250.2以停用(即断开)开关302.2。偏置控制处理电路304可以表示如上面在图2中所述的偏置控制处理电路204的示例性实施例。

第一示例性选择电路

图4示出根据本发明的示例性实施例的位于示例性存储器存储系统内的第一示例性选择电路的框图；以与上面在图1中讨论的选择电路104大致类似的方式，选择电路400向存储器件(诸如存储器件106，以提供实例)从工作电压信号v1至vn中选择性地提供工作电压vddoperating。在图4中示例性地示出，选择电路400包括开关402.1至402.n和选择控制处理电路404。选择电路400可以表示选择电路104的示例性实施例。

开关402.1至402.n选择性地提供其相应的工作电压信号v1至vn作为工作电压vddoperating。在示例性实施例中，开关控制信号450.1至450.n在处于第一逻辑电平(诸如逻辑0以提供实例)时激活(即，闭合)来自于开关402.1至402.n中的一个或多个，和/或在处于第二逻辑电平(诸如逻辑1以提供实例)时，停用(即，断开)来自于开关402.1至402.n中的剩余开关。在该示例性实施例中，开关402.1至402.n在激活时从工作电压信号v1至vn中选择性地提供它们的工作电压信号作为工作电压vddoperating。还在该示例性实施例中，开关402.1至402.n在停用时禁止选择性地提供来自于工作电压信号v1至vn中它们的工作电压信号。在另一示例性实施例中，可以使用p型金属氧化物半导体(pmos)晶体管来实现开关402.1至402.n；然而，相关领域的技术人员将意识到，在不背离本发明的精神和范围的情况下，诸如n型金属氧化物半导体(nmos)晶体管、模拟开关或具有一个或多个逻辑门的数字开关(提供一些实例)的其他实施方式是可能的。

选择控制处理电路404根据选择控制信号152提供开关控制信号450.1至450.n。选择控制处理电路404提供开关控制信号450.1至450.n，以使得开关402.1至402.n选择性地提供来自于工作电压信号v1至vn中的工作电压信号，其中，该工作电压信号v1至vn对应于选择控制信号152的一个或多个控制位。在示例性实施例中，选择控制处理电路404提供开关控制信号450.1至450.n以使开关402.1至402.n选择性地从工作电压信号v1至vn中提供第一工作电压信号(诸如工作电压信号v1至vn中的最大一个，以提供实例)，从而将存储器件配置为动态地控制(例如，最大化)存储器件的多个工作参数中的一个或多个工作参数(诸如读取/写入速度)。作为另一实例，存储器存储系统100可以从工作电压信号v1至vn中选择第二工作电压信号(诸如工作电压信号v1至vn中的最小一个，以提供实例)。在该其他实例中，第二工作电压信号可用于将存储器件配置为动态地控制(例如，最小化)存储器件的多个工作参数中的一个或多个工作参数(诸如功耗)。在一些情况下，除了工作电压信号v1至vn中的最大一个之外，选择控制信号152还可以参考工作电压信号v1至vn中的一个或多个工作电压信号。例如，可以通过处理器在除了工作电压信号v1至vn中的最大一个之外的电压处工作来提供选择控制信号152。在这些情况下，选择控制处理电路404将与逻辑1相对应的开关控制信号450.1至450.n的电压电平转换为最大工作电压信号vddmax，以确保开关控制信号450.1至450.n具有足够的幅度以激活和/或停用开关402.1至402.n。在另一示例性实施例中，可以在存储器存储系统100的操作期间切换选择控制信号152以在系统运行时动态地配置存储器件以便从工作电压信号v1至vn中选择不同的工作电压信号。例如，选择控制处理电路404可以将开关控制信号450.1至450.n配置为使开关402.1至402.n提供来自于工作电压信号v1至vn中第一工作电压信号作为工作电压vddoperating，并且在系统运行时动态地重新配置为使开关402.1至402.n从工作电压信号v1至vn中提供第二工作电压信号作为工作电压vddoperating。在该实例中，选择控制处理电路404可以将开关控制信号450.1至450.n配置为使开关402.1至402.n提供工作电压信号v1至vn中最大的一个作为工作电压vddoperating。这可以最大化存储器件的读取/写入速度。可以在系统运行时将开关控制信号450.1至450.n动态地重新配置为使开关402.1至402.n提供工作电压信号v1至vn中最小的一个作为工作电压vddoperating以最小化存储器件的读取/写入速度。

第二示例性选择电路

图5示出根据本发明的示例性实施例的位于示例性存储器存储系统内的第二示例性选择电路的框图；以与上面在图1中讨论的选择电路104和/或上面在图4中讨论的选择电路400大致类似的方式，选择电路500向存储器件(诸如存储器件106，以提供实例)选择性地提供来自于工作电压信号vddm和vdd中的工作电压vddoperating。在图5中示例性地示出，选择电路500包括开关502.1和502.2和选择控制处理电路504。选择电路500可以表示如上面在图1中所述的选择电路104和/或上面在图4中所述的选择电路400的示例性实施例。这样，工作电压信号vddm和vdd可以表示工作电压信号v1至vn中的两个的示例性实施例。

以与上面在图4中所述的开关402.1至402.n选择性地提供它们相应的工作电压信号vddm和vdd作为工作电压信号vddoperating的大致类似的方式，开关502.1和502.2选择性地提供它们相应的工作电压vddm和vdd作为工作电压vddoperating。在示例性实施例中，开关控制信号450.1和450.2在处于第一逻辑电平(诸如逻辑0以提供实例)时激活(即，闭合)开关502.1至502.2中的一个或多个，和/或在处于第二逻辑电平(诸如逻辑1，以提供实例)时，停用(即，断开)开关502.1和502.2中的剩余开关。在该示例性实施例中，开关502.1至502.2在激活时选择性地从工作电压信号vddm和vdd中提供它们的工作电压信号作为工作电压vddoperating。在另一示例性实施例中，开关502.1和开关502.2是互补开关，即开关502.1闭合并且开关502.2断开或者开关502.1断开并且开关502.2闭合，以提供它们相应的工作电压信号vddm和vdd作为工作电压vddoperating。在另一示例性实施例中，使用p型金属氧化物半导体(pmos)晶体管来实现开关502.1和502.2。开关502.1和502.2可以表示如上面在图4中所述的开关402.1至402.n中的两个开关的示例性实施例。

在图5所示的示例性实施例中，选择控制处理电路504包括电平转换电路506和逻辑反相器508。在该示例性实施例中，选择控制处理电路504提供选择控制信号152作为开关控制信号450.1。之后，电平转换电路506将选择控制信号152转换至与最大工作电压信号vddmax相对应的域，以提供电平转换的选择控制信号550。例如，电平转换电路506转换选择控制信号152的电压电平以提供电平转换的选择控制信号550。逻辑反相器508对电平转换的选择控制信号550实施逻辑反相操作，以提供与选择控制信号152互补的开关控制信号450.2)。在一些情况下，选择控制信号152可以参考工作电压信号vddm和vdd(即，参考vdd域)。在这些情况下，电平转换电路506和/或逻辑反相器508分别将对应于逻辑1的电平转换的选择控制信号550和开关控制信号450.2的电压电平转换至最大工作电压信号vddmax，以确保开关控制信号450.2具有足够的幅度以激活和/或停用开关502.2。选择控制处理电路504可以表示如上面在图4中所述的选择控制处理电路404的示例性实施例。

示例性存储器存储系统内的示例性控制处理电路

图6a至图6h示出根据本发明的示例性实施例的位于示例性存储器存储系统内的示例性控制处理电路的框图；如图6a所示的电源处理电路600，如图6b所示的电源处理电路610，如图6c所示的电源处理电路620，如图6d所示电源处理电路630，如图6e所示的电源处理电路640，如图6f所示的电源处理电路650，如图6g所示的电源处理电路660以及如图6h所示的电源处理电路670以与上面在图3中描述的大致类似的方式提供开关控制信号250.2和/或以与上面在图5中描述的大致类似的方式提供开关控制信号450.2。这样，电源处理电路600、电源处理电路610、电源处理电路620、电源处理电路630、电源处理电路640、电源处理电路650、电源处理电路660和电源处理电路670可以表示如上面在图3中所述的偏置控制处理电路304和/或如上面在图5中所述的选择控制处理电路504的示例性实施例。

如图6a所示，电源处理电路600包括pmos晶体管p1到p4以及nmos晶体管n1和n2。pmos晶体管p1和nmos晶体管n1配置和布置为形成第一逻辑反相器电路。pmos晶体管p2和nmos晶体管n2配置和布置为形成第二逻辑反相器电路。pmos晶体管p3形成介于第二逻辑反相器电路和工作电压信号vddm之间的第一开关，并且pmos晶体管p4形成介于第一逻辑反相器电路和工作电压信号vddm之间的开关。在操作期间，第三逻辑反相器602使偏置控制信号150和/或选择控制信号152反相。当偏置控制信号150和/或选择控制信号152在vdd域中处于逻辑0时，激活pmos晶体管p1和nmos晶体管n2，并且停用pmos晶体管p2和nmos晶体管n1。在这种情况下，激活pmos晶体管p3并且停用pmos晶体管p4，从而将开关控制信号250.2和/或开关控制信号450.2切换至工作电压信号vddm(即vddm域中的逻辑1)。然而，当偏置控制信号150和/或选择控制信号152在vdd域中处于逻辑1时，停用pmos晶体管p1和nmos晶体管n2，并且激活pmos晶体管p2和nmos晶体管n1。在这种情况下，停用pmos晶体管p3并且激活pmos晶体管p4，从而将开关控制信号250.2和/或开关控制信号450.2切换至接地电势(即，逻辑0)。

如图6b所示，电源处理电路610包括pmos晶体管p1至p4以及nmos晶体管n1和n2。在操作期间，第三逻辑反相器602使偏置控制信号150和/或选择控制信号152反相。当偏置控制信号150和/或选择控制信号152在vdd域中处于逻辑0时，激活pmos晶体管p1和nmos晶体管n2，并且停用pmos晶体管p2和nmos晶体管n1。在这种情况下，激活pmos晶体管p3，并且停用pmos晶体管p4，从而将接地电势(即逻辑0)施加至第四逻辑反相器612的输入端。第四逻辑反相器612对接地电势实施逻辑反相操作，以提供处于工作电压信号vddm(即vddm域中的逻辑1)的开关控制信号250.2和/或开关控制信号450.2。然而，当偏置控制信号150和/或选择控制信号152在vdd域中处于逻辑1时，停用pmos晶体管p1和nmos晶体管n2，并且激活pmos晶体管p2和nmos晶体管n1。在这种情况下，停用pmos晶体管p3，并且激活pmos晶体管p4，以将工作电压信号vddm施加至第四逻辑反相器612的输入端。第四逻辑反相器612对工作电压信号vddm实施逻辑反相操作，以提供处于接地电势(即，逻辑0)的开关控制信号250.2和/或开关控制信号450.2。

如图6c所示，电源处理电路620包括第五逻辑反相器622、第六逻辑反相器624和第七逻辑反相器626。当偏置控制信号150和/或选择控制信号152在vdd域中处于逻辑0时，第五逻辑反相器622、第六逻辑反相器624和第七逻辑反相器626对偏置控制信号150和/或选择控制信号152实施一系列的逻辑操作以使开关控制信号250.2和/或开关控制信号450.2处于工作电压信号vddm(即，vddm域中的逻辑1)。然而，当偏置控制信号150和/或选择控制信号152在vdd域中处于逻辑1时，第五逻辑反相器622、第六逻辑反相器624和第七逻辑反相器626对偏置控制信号150和/或选择控制信号152实施一系列的逻辑操作，以使开关控制信号250.2和/或开关控制信号450.2处于接地电势(即，逻辑0)。

如图6d所示，电源处理电路630包括pmos晶体管p1至p4以及nmos晶体管n1和n2。电源处理电路660以与上面在图6a中描述的电源处理电路600大致类似的方式工作。然而，当偏置控制信号150和/或选择控制信号152在与工作电压信号vddm和vdd中的较大的一个(称为vddmax域)相对应的域中处于逻辑0时，开关控制信号250.2和/或开关控制信号450.2处于工作电压信号vddm和vdd中较大的一个(即vddmax域中的逻辑1)。

如图6e所示，电源处理电路640包括pmos晶体管p1至p4以及nmos晶体管n1和n2。电源处理电路640以与上面在图6b中描述的电源处理电路610大致类似的方式工作。然而，当偏置控制信号150和/或选择控制信号152在vddmax域中处于逻辑0时，将接地电势(即逻辑0)施加至第四逻辑反相器612的输入端。第四逻辑反相器612对接地电势实施逻辑反相操作，以提供处于工作电压信号vddm和vdd中的较大的一个(即vddm域中的逻辑1)处的开关控制信号250.2和/或开关控制信号450.2。

如图6f所示，电源处理电路650包括第五逻辑反相器622、第六逻辑反相器624和第七逻辑反相器626。电源处理电路650以与上面在图6c中描述的电源处理电路620大致类似的方式工作。然而，当偏置控制信号150和/或选择控制信号152在vddmax域中处于逻辑0时，第五逻辑反相器622、第六逻辑反相器624和第七逻辑反相器626对偏置控制信号150和/或选择控制信号152实施一系列的逻辑操作以使开关控制信号250.2和/或开关控制信号450.2处于工作电压信号vddm和vdd中的较大一个处(即vddm域中的逻辑1)。

如图6g所示，电源处理电路660包括pmos晶体管p5和p6以及nmos晶体管n3和n4。在操作期间，第三逻辑反相器602使偏置控制信号150和/或选择控制信号152反相。当偏置控制信号150和/或选择控制信号152处于逻辑0时，激活nmos晶体管n3并且停用nmos晶体管n4。在这种情况下，激活pmos晶体管p5并且停用pmos晶体管p6，从而将开关控制信号250.2和/或开关控制信号450.2切换至接地电势(即逻辑0)，并且将开关控制信号650切换至工作电压信号vddm(即vddm域中的逻辑1)。开关控制信号650可以用作开关控制信号来控制如图2所示的开关202.1，并且替换偏置控制信号150和/或选择控制信号152。然而，当偏置控制信号150和/或选择控制信号152处于逻辑1时，停用nmos晶体管n3并且激活nmos晶体管n4。在这种情况下，停用pmos晶体管p5，并激活pmos晶体管p6，将开关控制信号250.2和/或开关控制信号450.2切换至工作电压信号vdd(即vddm域中的逻辑1)，并且将开关控制信号650切换至接地电势(即逻辑零)。

如图6h所示，电源处理电路670包括pmos晶体管p5和p6，nmos晶体管n3和n4以及nmos晶体管n5至n8。电源处理电路670以与上面在图6g中描述的电源处理电路660大致类似的方式工作，其中包括nmos晶体管n5至n8。如图6h所示，当偏置控制信号150和/或选择控制信号152处于逻辑0时，包括nmos晶体管n5至n8有效地将开关控制信号250.2和/或开关控制信号450.2下拉至接地电势(即逻辑0)，当偏置控制信号150和/或选择控制信号152处于逻辑1时，包括nmos晶体管n5至n8将开关控制信号650下拉至接地电势(即逻辑0)。

示例性存储器存储系统内的示例性开关

图7a和图7b根据本发明的示例性实施例的位于示例性存储器存储系统内的开关的框图；如图7a和图7b所示，以与上面在图2中所述的开关202.1至202.n，上面在图3中所述的开关302.1和302.2、上面在图4中所述的开关402.1至402.n和/或上面在图5中所述的开关502.1至502.2大致类似的方式，开关块状偏置电路(switchbulkbiasingcircuitry)700和开关块状偏置电路720选择性地提供它们的工作电压信号v1至vn和/或它们的工作电压信号vddm和vdd。在图7a和图7b所示的示例性实施例中，开关块状偏置电路700和开关块状偏置电路720配置和布置为具有选自于施加给它们的块状(b)端子(也称为主体端子、基底端子或衬底端子)的工作电压信号vddm和vdd中的最大工作电压信号vddmaxbulk以防止闭锁。

如图7a所示，开关块状偏置电路700包括连接至pmos晶体管p7.1至p7.k的pmosp8和p9。pmos晶体管p7.1至p7.k可以表示如上面在图2中所述的开关202.1至202.n，上面在图3中所述的开关302.1和302.2，如上面在图4中所述的开关402.1至402.n和/或上面在图5中所述的开关502.1和502.2的示例性实施例。在图7a所示的示例性实施例中，pmos晶体管p7.1至p7.k包括栅极(g)端子、源极(s)端子、漏极(d)端子和块状(b)端子。如额外地在图7a中所示，pmos晶体管p7.1至p7.k的块状(b)端子通过pmos晶体管p8和p9接收从工作电压信号vddm和vdd中选择的最大工作电压信号vddmaxbulk。当工作电压信号vddm大于工作电压信号vdd使得最大工作电压信号vddmaxbulk成为工作电压信号vddm时，激活pmos晶体管p8。否则，当工作电压信号vdd大于工作电压信号vddm使得最大工作电压信号vddmaxbulk成为工作电压信号vdd时，激活pmos晶体管p9。pmos晶体管p8和pmos晶体管p9实施为连接为二极管的晶体管以从工作电压信号vddm和vdd分别提供最大化工作电压信号vddmaxbulk以进一步防止开关块状偏置电路700的闭锁。

如图7b所示，开关块状偏置电路720包括连接至pmos晶体管p7.1至p7.k的pmos晶体管p10和p11。如额外地在图7b中所示，pmos晶体管p7.1至p7.k的块状(b)端子通过pmos晶体管p10和p11接收选自于工作电压信号vddm和vdd中的最大工作电压信号vddmaxbulk。在图7b所示的示例性实施例中，偏置控制信号150和/或选择控制信号152在处于逻辑0时激活pmos晶体管p10，以选择性地提供工作电压信号vddm作为最大工作电压信号vddmaxbulk。还在该示例性实施例中，开关控制信号250.2和/或开关控制信号450.2在处于逻辑0时激活pmos晶体管p11，以选择性地提供工作电压信号vdd作为最大工作电压信号vddmaxbulk。在另一示例性实施例中，偏置控制信号150和/或选择控制信号152以及开关控制信号250.2和/或开关控制信号450.2表示互补开关控制信号。在该其他示例性实施例中，一次仅激活pmos晶体管p10或pmos晶体管p11中的一个。

第三示例性选择电路

图8示出根据本发明的示例性实施例的位于示例性存储器存储系统内的第三示例性选择电路的框图；如图8所示，以与上面在图1中讨论的选择电路104大致类似的方式，并行选择电路800向存储器件(诸如存储器件106和/或存储器件812，这将在下面进一步详细讨论，以提供一些实例)选择性地提供来自于工作电压信号vddm和vdd的工作电压信号vddoperating.1至vddoperating.k。在图8所示的示例性实施例中，并行选择电路800包括选择电路802.1至802.k。并行选择电路800可以表示如上面在图1中所述的选择电路104和/或上面在图4中讨论的选择电路404的示例性实施例。

选择电路802.1至802.k向存储器件选择性地提供来自于工作电压信号vddm和vdd中的工作电压信号vddoperating.1至vddoperating.k。在示例性实施例中，通过选择性地提供工作电压信号vddm和vdd中的较大一个作为工作电压信号vddoperating.1至vddoperating.k，可以最大化存储器件的读取/写入速度。作为另一实例，通过选择性地接收工作电压信号vddm和vdd中的较小一个作为工作电压信号vddoperating.1至vddoperating.k，可以最小化存储器件的功耗。在图8所示的示例性实施例中，选择电路802.1至802.k中的每个彼此类似；因此，下面将仅详细讨论选择电路802.1。

如图8所示，选择电路802.1包括开关804.1和804.2和选择控制处理电路806。以与上面在图4中所述的开关402.1至402.n选择性地提供它们相应的工作电压信号vddm和vdd作为工作电压vddoperating的大致类似的方式，开关804.1和804.2选择性地提供它们相应的工作电压vddm和vdd作为工作电压vddoperating.1。在示例性实施例中，开关控制信号850.1和850.2在处于第一逻辑电平(诸如逻辑0以提供实例)时激活(即，闭合)开关804.1和804.2中的一个或多个，和/或在处于第二逻辑电平(诸如逻辑1，以提供实例)时，停用(即，断开)开关804.1和804.2中的剩余开关。在该示例性实施例中，开关804.1至804.2在激活时选择性地从工作电压信号vddm和vdd中提供它们的工作电压信号作为工作电压vddoperating.1。在另一示例性实施例中，开关804.1和开关804.2是互补开关，即开关804.1闭合并且开关804.2断开或者开关804.1断开并且开关804.2闭合，以提供它们相应的工作电压信号vddm和vdd作为工作电压vddoperating.1。在另一示例性实施例中，使用p型金属氧化物半导体(pmos)晶体管来实现开关804.1和804.2。开关804.1和804.2可以表示来自于上面在图4中所述的开关402.1至402.n中的两个开关的示例性实施例。

在图8所示的示例性实施例中，选择控制处理电路806包括逻辑反相器808、第一逻辑或(or)门810.1和第二逻辑或门810.2；然而，相关领域的技术人员将意识到，在不脱离本发明的精神和范围的情况下，可以可选地使用其他逻辑门(诸如一个或多个逻辑与(and)门、一个或多个逻辑或门、一个或多个逻辑反相器(inverter)门、一个或多个逻辑与非(nand)门、一个或多个逻辑或非(nor)门或它们的任何组合，以提供一些实例)。逻辑反相器808对选择控制信号152实施逻辑反相操作以提供互补选择控制信号852。在图8所示的示例性实施例中，第一逻辑或门810.1对互补选择控制信号852和来自于使能控制信号854.1至854.k中的使能控制信号854.1实施第一逻辑或操作。当互补选择控制信号852处于第一逻辑电平时以选择工作电压信号vddm作为工作电压vddoperating.1并且使能控制信号854.1处于第一逻辑电平时，第一逻辑或门810.1提供处于第一逻辑电平(诸如逻辑0，以提供实例)的开关控制信号850.1以激活开关804.1。否则，当互补选择控制信号852处于第二逻辑电平以选择工作电压信号vdd作为工作电压vddoperating.1或使能控制信号854.1处于第二逻辑电平时，第一逻辑或门810.1提供处于第二逻辑电平(诸如逻辑1，以提供实例)的开关控制信号850.1以停用开关804.1。第二逻辑或门810.2以与第一逻辑或门810.1大致类似的方式工作。这样，将不进一步详细描述第二逻辑或门810.2。

存储器件812接收工作电压信号vddoperating.1至vddoperating.k。在图8所示的示例性实施例中，存储器件812包括内部电路814.1至814.k。在示例性实施例中，内部电路814.1至814.k至少包括存储器阵列、列选择电路和/或写入驱动器(以提供一些实例)。存储器件812将工作电压信号vddoperating.1至vddoperating.k提供给来自内部电路814.1至814.k的它们相应的内部电路。在另一示例性实施例中，通过选择性地接收工作电压信号vddm和vdd中的较大一个作为工作电压信号vddoperating.1至vddoperating.k，可以最大化存储器件812的读取/写入速度。在这个实例中，与工作电压信号vddm和vdd中的较小一个相比较，工作电压信号vddm和vdd中的较大一个可以导致内部电路814.1至814.k的各个晶体管以较快的速率断开和/或导通。作为另一实例，通过选择性地接收工作电压信号vddm和vdd中的较小一个作为工作电压信号vddoperating.1至vddoperating.k，可以最小化存储器件812的功耗。在其他实例中，与工作电压信号vddm和vdd中的较大一个相比较，工作电压信号vddm和vdd中的较小一个在内部电路814.1至814k之间导致较少的不期望的泄漏。

示例性存储器存储系统的示例性操作

图9示出根据本发明的示例性实施例的示例性存储器存储系统的示例性操作的流程图。本发明不限于这个操作性描述。相反，很显然，对于相关领域的普通技术人员来说，其他操作控制流程在本发明的范围和精神内。以下讨论描述了存储器存储系统(诸如存储器存储系统100或存储器存储系统500，以提供实例)的示例性操作流程900。

在操作902处，示例性操作流程900接收一个或多个第一工作电压控制信号(诸如偏置控制信号150以提供实例)。在示例性实施例中，一个或多个第一工作电压控制信号指示将由示例性操作流程900选择性地选择来自多个工作电压信号(诸如工作电压信号v1至vn和/或工作电压信号vddm和vdd，以提供一些实例)中的一个或多个工作电压信号。例如，一个或多个第一工作电压控制信号可以指示将由示例性操作流程900选择性地选择的来自于工作电压信号中的最大工作电压信号。在示例性实施例中，可以通过上面在图1中所述的偏置电路102、上面在图2中所述的偏置控制处理电路204和/或上面在图3中所述的偏置控制处理电路304实施操作902。

在操作904处，示例性操作流程900根据来自操作902的一个或多个第一工作电压控制信号提供一个或多个第一开关控制信号(诸如开关控制信号250.1至250.n中的一个或多个，以提供实例)。一个或多个开关控制信号在处于第一逻辑电平(诸如逻辑0，以提供一些实例)时激活(即闭合)多个开关(诸如开关202.1至202.n、开关302.1和302.2和/或pmos晶体管p7.1至p7.k以提供一些实例)中的一个或多个第一开关，和/或在处于第二逻辑电平(诸如逻辑1以提供实例)时，停用(即断开)多个开关中的一个或多个第二开关。在示例性实施例中，可以通过上面在图1中所述的偏置电路102、上面在图2中所述的偏置控制处理电路204和/或上面在图3中所述的偏置控制处理电路304实施操作904。

在操作906处，根据来自操作904的一个或多个第一开关控制信号，示例性操作流程900选择性地提供来自操作902的一个或多个工作电压信号作为最大工作电压信号vddmax。来自操作904的一个或多个第一开关在激活时选择性地提供来自于操作902的一个或多个工作电压信号中它们的工作电压信号作为最大工作电压信号vddmax。来自操作904的一个或多个第二开关在停用时禁止选择性地提供来自于操作902的一个或多个工作电压信号中它们的工作电压信号。在示例性实施例中，可通过如上面在图2中所述的开关202.1至202.n，如上面在图3中所述的开关302.1和302.2和/或如上面在图7a和图7b中所述的pmos晶体管p7.1至p7.k(以提供一些实例)实施操作906。

在操作908处，示例性操作流程900接收一个或多个第二工作电压控制信号(诸如选择控制信号152以提供实例)。在示例性实施例中，一个或多个第二工作电压控制信号指示将要提供给存储器件(诸如存储器件106和/或存储器件812，以提供一些实例)的来自于多个工作电压信号(诸如工作电压信号v1至vn和/或工作电压信号vddm和vdd，以提供一些实例)中的一个或多个工作电压信号。在一些情况下，一个或多个第二工作电压控制信号可以指示要被控制的存储器件的多个工作参数(诸如功耗或读取/写入速度，以提供一些实例)中的一个或多个工作参数。在示例性实施例中，一个或多个工作电压控制信号指示将提供给存储器件的来自于多个工作电压信号中的最小工作电压信号以最小化存储器件的功耗。在另一示例性实施例中，一个或多个工作电压控制信号指示将提供给存储器件的来自于多个工作电压信号中的最大工作电压信号以最大化存储器件的读取/写入速度。

在操作910处，示例性操作流程900提供一个或多个第二开关控制信号(诸如上面在图4中所述的开关控制信号450.1至450.n和/或上面在图8中所述的开关控制信号850.1和850.2中的一个或多个，以提供一些实例)。在示例性实施例中，示例性操作流程900根据在操作906中提供的最大工作电压信号vddmax在与工作电压信号vddm和vdd中的较大一个相对应的域(称为vddmax域)中提供一个或多个第二开关控制信号。一个或多个开关控制信号在处于的第二逻辑电平(诸如逻辑0，以提供一些实例)时激活(即闭合)多个开关(诸如开关202.1至202.n、开关302.1和302.2和/或pmos晶体管p7.1至p7.k以提供一些实例)中的一个或多个第二开关，和/或在处于第二逻辑电平(诸如逻辑1以提供实例)时，停用(即断开)多个开关中的一个或多个第二开关。在示例性实施例中，通过上面在图1中所述的选择电路104，上面在图4中所述的选择控制处理电路404，上面在图5中所述的选择控制处理电路504和/或上面在图8中所述的选择电路802.1至802.k中的一个或多个来实施操作910。

在操作912处，根据来自操作910的一个或多个第二开关控制信号，示例性操作流程900选择性地向存储器件提供来自操作910的一个或多个工作电压信号。来自操作910的一个或多个第一开关在激活时选择性地提供来自于操作908的一个或多个工作电压信号中它们的工作电压信号作为工作电压vddoperating。来自操作910的一个或多个第二开关在停用时禁止选择性地提供来自于操作908的一个或多个工作电压信号中它们的工作电压信号。在示例性实施例中，可通过如上面在图4中所述的开关402.1至402.n、如上面在图5中所述的开关502.1和502.2、如上面在图7a和图7b中所述的pmos晶体管p7.1至p7.k、如上面在图8中所述的开关804.1和804.2(以提供一些实例)来实施操作912。在示例性实施例中，来自操作910的一个或多个第一开关在激活时向存储器件选择性地提供来自于操作908的一个或多个工作电压信号中的较大一个，以最大化存储器件的读取/写入速度。在另一示例性实施例中，来自操作910的一个或多个第一开关在激活时选择性地向存储器件提供来自操作908的一个或多个工作电压信号中的较小一个，以最小化存储器件的功耗。来自操作910的一个或多个第二开关在停用时禁止向存储器件选择性地提供来自于操作908的一个或多个工作电压信号的它们的工作电压信号。

结论

前面的具体实施方式公开了一种存储器存储系统。存储器存储系统包括偏置电路、选择电路和存储器件。偏置电路选择性地从多个工作电压信号中提供最大工作电压信号。选择电路从多个工作电压信号中选择性地提供工作电压信号。选择电路包括选择控制处理电路，以提供开关控制信号，其中，至少一个开关控制信号处于与最大工作电压信号相对应的逻辑电平，并且开关根据开关控制信号选择性地提供工作电压信号。存储器件配置为接收工作电压信号。

在实施例中，所述偏置电路配置为根据偏置控制信号选择性地提供所述最大工作电压信号，所述偏置控制信号包括指示所述多个工作电压信号中的所述最大工作电压信号的一个或多个控制位。

在实施例中，所述偏置电路包括：偏置控制处理电路，配置为根据所述偏置控制信号提供多个第二开关控制信号；以及多个第二开关，配置为根据所述多个第二开关控制信号选择性地从所述多个工作电压信号中提供所述最大工作电压信号。

在实施例中，所述多个第二开关中的至少一个第二开关包括：具有块状端子的p型金属氧化物半导体(pmos)晶体管，以及还包括：开关块状偏置电路，配置为向所述块状端子提供来自所述多个工作电压信号中的第二最大工作电压信号。

在实施例中，所述选择电路配置为根据选择控制信号选择性地提供所述工作电压信号，所述选择控制信号包括指示所述多个工作电压信号中的工作电压信号的一个或多个控制位。

在实施例中，所述多个第一开关控制信号中的每个第一开关控制信号在处于第一逻辑电平时激活来自所述多个第一开关中的其相应的第一开关，并且在处于第二逻辑电平时停用所述多个第一开关中的其相应的第一开关。

在实施例中，所述多个第一开关中的至少一个第一开关包括：具有块状端子的p型金属氧化物半导体(pmos)晶体管，以及还包括：开关块状偏置电路，配置为向所述块状端子提供来自所述多个工作电压信号中的第二最大工作电压信号。

在实施例中，所述选择电路配置为选择性地提供所述最大工作电压信号作为所述工作电压信号，以最大化所述存储器件的读取/写入速度。

在实施例中，所述选择电路配置为选择性地提供比所述多个工作电压信号中的所述最大工作电压信号更小的工作电压信号作为所述工作电压信号，以降低所述存储器件的所述读取/写入速度。

在实施例中，所述选择电路配置为选择性地从所述多个工作电压信号中提供最小工作电压信号作为所述工作电压信号，以最小化所述存储器件的功耗。

前面的具体实施方式还公开了用于从多个工作电压信号中选择性地提供工作电压信号的选择电路。选择电路包括选择控制处理电路和开关。选择控制处理电路根据偏置控制信号提供开关控制信号，其中，开关控制信号参考与多个工作电压信号中的第一工作电压信号相对应的第一域，并且其中，偏置控制信号参考与多个工作电压信号中的第二工作电压信号相对应的第二域，第二工作电压信号小于第一工作电压信号。开关根据开关控制信号选择性地从多个工作电压信号中提供工作电压信号。

在实施例中，所述多个开关中的至少一个开关包括：具有块状端子的p型金属氧化物半导体(pmos)晶体管，以及还包括：开关块状偏置电路，配置为向所述块状端子提供来自所述多个工作电压信号中的第二最大工作电压信号。

在实施例中，所述工作电压信号包括：来自所述多个工作电压信号中的最大工作电压信号以最大化存储器件的读取/写入速度。

在实施例中，所述工作电压信号包括：来自所述多个工作电压信号中的最小工作电压信号以最小化所述存储器件的功耗。

在实施例中，所述选择控制处理电路包括：电平转换电路，配置为将所述选择控制信号从与所述第一工作电压信号相对应的所述第一域转换至与所述第二工作电压信号相对应的所述第二域，以提供电平转换的选择控制信号；以及逻辑反相器，配置为对所述电平转换的选择控制信号实施逻辑反相操作，以提供来自所述多个开关控制信号中的至少一个开关控制信号。

前面的具体实施方式进一步公开了一种用于操作存储器存储器件的方法。该方法包括从工作电压信号中接收指示最大工作电压信号的第一控制信号和从工作电压信号中接收指示工作电压信号的第二控制信号，根据第一控制信号提供来自工作电压信号的最大工作电压信号，将第二控制信号从与比工作电压信号中的最大工作电压信号更小的工作电压信号相对应的第一域转换至与最大工作电压信号相对应的第二域，以根据第二控制信号提供开关控制信号，激活多个开关中的第一开关，以基于开关控制信号中的第一开关控制信号选择性地提供工作电压信号中的第一工作电压信号，停用多个开关中的第二开关，以基于开关控制信号中的第二开关控制信号，禁止第二开关选择性地提供工作电压信号中的第二工作电压信号，并接收第一工作电压信号。

在实施例中，所述激活包括：基于所述多个开关控制信号中的所述第一开关控制信号来激活所述第一开关以从所述多个工作电压信号中选择性地提供所述最大工作电压信号。

在实施例中，所述激活还包括：基于所述多个开关控制信号中的所述第一开关控制信号来激活所述第一开关以从所述多个工作电压信号中选择性地提供所述最大工作电压信号以最大化所述存储器件的读取/写入速度。

在实施例中，所述激活包括：基于所述多个开关控制信号中的所述第一开关控制信号来激活所述第一开关以从所述多个工作电压信号中选择性地提供最小工作电压信号。

在实施例中，所述激活还包括：基于所述多个开关控制信号中的所述第一开关控制信号来激活所述第一开关以从所述多个工作电压信号中选择性地提供所述最小工作电压信号以最小化所述存储器件的功耗。

前面的具体实施方式参考附图来说明与本发明一致的示例性实施例。前述具体实施方式中对“示例性实施例”的参考表示所描述的示例性实施例可以包括特定部件、结构或特征，但是每个示例性实施例可以不必包括特定部件、结构或特征。此外，这种短语不必表示相同的示例性实施例。此外，与示例性实施例结合描述的任何部件、结构或特征可以独立地或以任何组合的方式包括有其他示例性实施例的部件、结构或特征，而不管是否明确地描述。

前面的具体实施方式不意味着限制。相反，仅根据所附权利要求及其等同物来定义本发明的范围。应该理解，前面的具体实施方式而不是下面的摘要部分旨在用于解释权利要求。摘要部分可以阐述本发明的一个或多个但不是所有示例性实施例，并且因此不旨在以任何方式限制本发明以及所附权利要求及其等同物。

前面的具体实施方式中描述的示例性实施例已经提供为用于说明性目的，并且不旨在限制。其他示例性实施例是可能的，并且可以在保持在本发明的精神和范围内的同时对示例性实施例进行修改。已经借助于说明特定功能及其关系的实现的功能构建块来描述前面的具体实施方式。为了方便描述，可以任意地定义这些功能构建块的边界。可以定义可选边界，只要适当地实施特定的功能及其关系即可。

可以以硬件、固件、软件或它们的任何组合来实现本发明的实施例。本发明的实施例还可以实现为存储在机器可读介质上的指令，其中，可以通过一个或多个处理器来读取和执行该指令。机器可读介质可以包括以机器(例如，计算电路)可读的形式存储或发送信息的任何机制。例如，机器可读介质可以包括诸如只读存储器(rom)的非暂时性机器可读介质；随机存取存储器(ram)；磁盘存储介质；光存储介质；闪存器件；以及其他介质。作为另一实例，机器可读介质可以包括诸如电、光、声或其他形式的传播信号(例如，载波、红外线信号、数字信号等)的暂时性机器可读介质。此外，固件、软件、程序、指令可以在本文中描述为实施特定动作。然而，应当理解，这样的描述仅仅是为了方便起见，并且这种动作实际上来自计算设备、处理器、控制器或执行固件、软件、程序、指令等的其他设备。

前面的具体实施方式充分公开了本发明的一般性质，在不背离本发明的精神和范围的情况下，其他技术人员通过应用相关领域的技术人员的知识可以容易地修改和/或适应诸如示例性实施例的各种应用，而无需过度的实验。因此，基于本文呈现的教导和指导，这种适应和修改旨在处于示例性实施例的含义和多个等同物内。应当理解，本文的措辞或术语是为了描述而不是限制的目的，从而使得本说明书的术语或措辞由相关领域的技术人员在本文中根据教导进行解释。