包括存储器平面的非易失性存储器设备及其操作方法与流程

本申请要求于2017年10月12日在韩国知识产权局提交的韩国专利申请no.10-2017-0132752的权益，其公开内容通过引用整体并入本文。

示例实施例涉及一种存储器设备，更具体地，涉及一种包括存储器平面的非易失性存储器设备，以及控制每个存储器平面的峰值功率间隔的该非易失性存储器设备的操作方法。

背景技术：

存储器设备用于存储数据，并且被分类为非易失性存储器设备和易失性存储器设备。作为非易失性存储器设备的示例，闪存设备可以应用到便携式电话、数码相机、个人数字助理(pda)、移动计算机设备、固定计算机设备和其他设备上。最近，由于信息通信设备已经配备有多种功能，因此更加期望制造大容量和高度集成的存储器设备。

技术实现要素：

一些示例实施例提供了包括存储器平面的非易失性存储器设备和该非易失性存储器设备的操作方法。

根据一些示例实施例，提供了一种包括存储器芯片的非易失性存储器设备。存储器芯片包括存储器单元阵列，该存储器单元阵列包括共享焊盘(pad)的多个存储器平面，其中，所述焊盘被配置为传送输入和输出信号。存储器芯片还包括控制电路，该控制电路被配置为监视多个存储器平面的操作，并且基于监视的结果控制多个存储器平面中的至少一个的操作，使得多个存储器平面的峰值功率间隔是至少部分地分散的。

根据一些示例实施例，提供了一种包括存储器芯片的非易失性存储器设备。所述存储器芯片包括存储器单元阵列，该存储器单元阵列包括共享焊盘的多个存储器平面，其中，所述焊盘被配置为传送输入和输出信号。存储器芯片还包括控制电路，该控制电路被配置为控制多个存储器平面中的至少一个的操作，使得多个存储器平面的峰值功率间隔是至少部分地分散的，所述控制电路包括与多个存储器平面的相应存储器平面相对应的多个控制逻辑，多个控制逻辑中的每一个被配置为监视相应存储器平面的操作是否进入峰值功率间隔，基于监视的结果产生监视信号，以及将生成的监视信号提供给多个控制逻辑的其他控制逻辑。

根据一些示例实施例，提供了一种由包括存储器芯片的非易失性存储器设备的控制电路执行的操作方法。该操作方法包括监视包括在存储器芯片中的多个存储器平面的操作。该操作方法还包括确定多个存储器平面中的至少一个的操作是否对应于峰值功率间隔。该操作方法还包括：当多个存储器平面中的至少一个的操作对应于峰值功率间隔时，确定多个存储器平面中的另一个存储器平面的操作是否对应于峰值功率间隔。此外，操作方法包括控制多个存储器平面的操作，使得当另一个存储器平面的操作对应于峰值功率间隔时，峰值功率间隔是至少部分地分散的。

附图说明

通过以下结合附图的详细描述，一些示例实施例将得到更清楚地理解，其中：

图1是示意性地示出根据一些示例实施例的存储器系统10的框图；

图2a至图2c示出了根据一些示例实施例的图1的存储器设备的峰值控制操作，在其中，存储器平面的操作包括位线设置间隔；

图3a至图3c示出了根据一些示例实施例的图1的存储器设备的峰值控制操作，在其中，存储器平面的操作包括位线设置间隔和感测间隔；

图4示意性地示出了根据一些示例实施例的图1的存储器设备的结构；

图5是示出根据一些示例实施例的图4的第二半导体层的上表面的平面图；

图6示出了根据一些示例实施例的图1的第一存储器平面；

图7a是示出根据一些示例实施例的图6的第一存储器块的等效电路的电路图；

图7b是示出根据一些示例实施例的图6的第一存储器块的透视图；

图8是示出根据一些示例实施例的图5的存储器设备的截面图；

图9是示意性地示出根据一些示例实施例的存储器系统10a的框图；

图10是示出根据一些示例实施例的图9的存储器设备100a的框图；

图11是示出根据一些示例实施例的图4的第二半导体层l2a的示例的上表面的平面图；

图12a和图12b示出了根据一些示例实施例的图9的存储器设备的峰值控制操作；

图13是示出根据一些示例实施例的存储器设备的操作方法的流程图；

图14是示出根据一些示例实施例的存储器控制器和存储器设备之间的操作的流程图；以及

图15是示出根据一些示例实施例的存储器设备应用于固态驱动器(ssd)系统的示例的框图。

具体实施方式

在下文中，将参考附图详细描述一些示例实施例。

图1是示意性地示出根据一些示例实施例的存储器系统10的框图。

参见图1，存储器系统10可以包括存储器设备100和存储器控制器200。存储器设备100可以是非易失性存储器设备，并且可以实现为存储器芯片。存储器设备100可以包括存储器单元阵列110和控制电路120，并且存储器单元阵列110和控制电路120可以实现为单个存储器芯片。在下文中，存储器设备100和存储器芯片将被描述为具有基本相同的概念。然而，一些示例实施例并不限于此。在一些示例实施例中，存储器设备100可以实现为包括多个存储器芯片的存储器封装，并且存储器系统10可以包括多个存储器芯片或多个存储器封装。

在一些示例实施例中，存储器系统10可以用嵌入到电子设备中的内部存储器来实现，并且例如，可以是嵌入式通用闪存存储(ufs)存储器设备、嵌入式多媒体卡(emmc)、或固态硬盘(ssd)。在一些示例实施例中，存储器系统10可以利用可与电子设备附接/可从电子设备拆卸的外部存储器来实现，例如，ufs存储卡、紧凑型闪存(cf)卡、安全数字(sd)卡、微型安全数字(micro-sd)卡、迷你安全数字(mini-sd)卡、极限数字(xd)卡或记忆棒。

响应于来自主机host的读/写请求，存储器控制器200可以控制存储器设备100读取存储在存储器设备100中的数据或者在存储器设备100中编程数据。详细地，存储器控制器200可以向存储器设备100提供地址、命令和控制信号，以控制存储器设备100上的编程操作、读取操作和删除操作。此外，可以在存储器控制器200和存储器设备100之间发送或者接收要编程的数据和读取的数据。

例如，可以通过输入/输出(i/o)线或i/o总线io在存储器控制器200和存储器设备100之间发送或接收地址、命令和数据。存储器设备100可以包括分别连接到i/o总线io的多个i/o焊盘p，并且例如，多个i/o焊盘p可以暴露到在其中实现存储器设备100的存储器芯片。存储器控制器200可以包括分别连接到i/o总线io的多个i/o焊盘p'，并且例如，多个i/o焊盘p'可以暴露到在其中实现存储器控制器200的控制器芯片。

存储器单元阵列110可以包括第一至第四存储器平面pl1至pl4，并且第一至第四存储器平面pl1至pl4可以共享i/o焊盘p。然而，存储器单元阵列110中包括的存储器平面的数量不限于四个，并且可以根据一些示例实施例进行各种改变。例如，存储器单元阵列110可以包括八个存储器平面。

在一些示例实施例中，存储器单元阵列110可以包括闪存存储器。在下文中，例如将描述包括nand闪存存储器的存储器单元阵列110的一些示例实施例。然而，示例实施例不限于此。在一些示例实施例中，存储器单元阵列110可以包括电阻存储器设备，例如，电阻随机存取存储器(reram)、相变随机存取存储器(pram)或磁随机存取存储器(mram)。

在一些示例实施例中，存储器单元阵列110可以包括二维(2d)存储器单元阵列，并且2d存储器单元阵列可以包括沿行和列方向布置的多个nand串。在一些示例实施例中，存储器单元阵列110可以包括三维(3d)存储器单元阵列，并且3d存储器单元阵列可以包括多个nand串。每个nand串可以包括垂直堆叠在衬底上的分别连接到字线的多个存储器单元。这将在下面参考图6、7a和7b进行描述。以下的通过引用而并入本文的专利文献描述了用于三维存储器阵列的合适配置，在其中，三维存储器阵列被配置为多个层，并且在层之间共享字线和/或位线：美国专利no.7,679,133、no.8553466、no.8654587、no.8559235以及美国专利公开no.2011/0233648。

可以独立地执行第一至第四存储器平面pl1至pl4的操作。例如，可以在第一存储器平面pl1上执行编程操作，并且可以在第二至第四存储器平面pl2至pl4上执行读取操作。因此，由于存储器设备100包括第一至第四存储器平面pl1至pl4，因此获得了类似于包括共享i/o总线io的四个存储器芯片的效果，并且增强了存储器系统10的性能。此外，存储器设备100减少了在从主机host接收到请求之后的延迟。

由于第一至第四存储器平面pl1至pl4的独立和同时操作，存储器设备100消耗的功率可能较高。例如，当用于第一存储器平面pl1的操作的电压或电流高时，即，当第一存储器平面pl1的操作是高功率操作时，用于与第一存储器平面pl1同时操作的第二存储器平面pl2的操作的电压或电流也可以是高的。在这种情况下，电压或电流可能会超过能够由被包括在包括存储器系统10的电子设备中的外部电源管理模块(例如，电源管理集成电路(pmic))提供的电流或电力的范围，并且因此，降低了存储器系统10的可靠性。

控制电路120可以监视第一至第四存储器平面pl1至pl4的操作，并且可以控制第一至第四存储器平面pl1至pl4中的至少一个的操作，使得基于监视的结果，第一至第四存储器平面pl1至pl4的峰值功率间隔是至少部分地分散的。例如，如果第一至第四存储器平面pl1至pl4中的至少一些的峰值功率间隔彼此重叠，则控制电路120可以延迟所述至少一些存储器平面中的至少一个的操作以分散峰值功率间隔。

这里，峰值功率间隔(interval)可以是在其中由第一至第四存储器平面pl1至pl4中的每一个的操作消耗的功率等于或大于阈值的间隔。峰值功率间隔可以称为峰值电流间隔或峰值控制间隔。例如，峰值功率间隔可以包括：用于编程操作的位线设置间隔、用于读取操作的位线预充电间隔、以及在编程操作或读取操作之前的锁存初始化间隔中的至少一个。

在一些示例实施例中，峰值功率间隔可以由存储器控制器200的峰值间隔确定器210确定，并且存储器控制器200可以通过使用设置特征命令向存储器设备100提供峰值间隔信息。例如，峰值间隔确定器210可以用硬件、软件或固件实现。在一些示例实施例中，峰值功率间隔可以在释放存储器设备100的过程中确定，并且可以被编程在存储器单元阵列110的部分区域中。存储器控制器200可以通过信息数据读取(idr)从存储器单元阵列110的部分区域读取关于峰值功率间隔的信息。在一些示例实施例中，第一至第四存储器平面pl1至pl4之间的优先级可以由存储器控制器200的平面优先级确定器220确定。在一些示例实施例中，由任何或所有峰值间隔确定器210和平面优先级确定器220所执行的这里描述的操作可以由能够执行该操作的任何合适的装置执行，例如各种硬件和/或在某种形式的硬件(例如，处理器、asic等)中实现的软件。例如，操作可以由执行包括与操作对应的指令的程序代码的至少一个处理器(例如，存储器控制器200)执行。指令可以存储在存储器中。如在本公开中使用的术语“处理器”可以指，例如，具有物理结构化的电路的硬件实现的数据处理设备，以执行期望的操作，所述操作包括例如表示为程序中包括的代码和/或指令的操作。在至少一些示例实施例中，上述硬件实现的数据处理设备可以包括但不限于控制器、微处理器、中央处理单元(cpu)、处理器核、多核处理器、多处理器、专用集成电路(asic)和现场可编程门阵列(fpga)。

在一些示例实施例中，控制电路120可以包括监视逻辑121和峰值控制逻辑122。监视逻辑121可以监视第一到第四存储器平面pl1到pl4的操作是否进入峰值功率间隔，并且可以基于监视的结果生成监视信号ms。基于监视信号ms，峰值控制逻辑122可以延迟或暂停第一至第四存储器平面pl1至pl4中的至少一个的峰值功率间隔，以使得第一至第四存储器平面pl1至pl4的相应峰值功率间隔是至少部分地分散的。在一些示例实施例中，控制电路120、监视逻辑121和峰值逻辑122的操作可以由能够执行该操作的任何合适的装置执行，例如各种硬件和/或在某种形式的硬件(例如，处理器，asic等)中实现的软件。例如，控制电路120可以使用硬件来实现，并且由监视逻辑121和峰值控制逻辑122中的任何一个或全部所执行的本文描述的操作可以由相应的硬件来执行。在一些示例实施例中，控制电路120可以是处理器，并且由监视逻辑121和峰值控制逻辑122中的任何一个或全部所执行的本文描述为操作可以由执行包括与该操作相对应的指令的程序代码的至少一个处理器(例如，控制电路120)来执行。指令可以存储在存储器(例如，存储器单元阵列110)中。

图2a至2c示出了图1的存储器设备100的峰值控制操作，在其中，根据一些示例实施例，存储器平面的操作包括位线设置间隔。

参见2a，第一至第四存储器平面pl1至pl4的操作可以全部对应于峰值功率间隔。例如，第一至第四存储器平面pl1至pl4的操作可全部对应于位线设置间隔blsetup。在这种情况下，用于第一至第四存储器平面pl1至pl4中的每一个的操作的电流量可以在位线设置间隔blsetup的初始阶段具有峰值。

以这种方式，当第一至第四存储器平面pl1至pl4的位线设置间隔blsetup彼此重叠时，包括第一至第四存储器平面pl1至pl4的存储器设备100的电流总量可以具有峰值，并且在这种情况下，峰值可能高于阈值电流量th。结果，存储器设备100消耗的功率可能超过能够由外部电源管理模块(例如，pmic)供应的电流的电流上限或功率的功率上限，并且因此，难以确保存储器设备100的正常操作。

参见2b，控制电路120可以在时间上分散第一至第四存储器平面pl1至pl4的操作，以使第一至第四存储器平面pl1至pl4的位线设置间隔blsetup彼此不重叠。在一些示例实施例中，控制电路120可以在时间上和完全地分散第一至第四存储器平面pl1至pl4的操作，以使第一至第四存储器平面pl1至pl4的位线设置间隔blsetup完全不彼此重叠。因此，存储器设备100的总电流量可以远低于阈值电流量th，并且存储器设备100消耗的功率可以充分低于能够由pmic提供的功率的功率上限。

例如，在第一存储器平面pl1的位线设置间隔blsetup期间，可以在第一存储器平面pl1上正常地执行位线设置操作，并且可以在第二至第四存储器平面pl2至pl4上暂停位线设置操作。随后，当第一存储器平面pl1的位线设置间隔blsetup结束时，可以恢复第二存储器平面pl2上的位线设置操作，并且可以继续暂停第三和第四存储器平面pl3和pl4上的位线设置操作。随后，当第二存储器平面pl2的位线设置间隔blsetup结束时，可以恢复第三存储器平面pl3上的位线设置操作，并且可以继续暂停第四存储器平面pl4上的位线设置操作。随后，当第三存储器平面pl3的位线设置间隔blsetup结束时，可以恢复第四存储器平面pl4上的位线设置操作。

参见2c，控制电路120可以在时间上和部分地分散第一至第四存储器平面pl1至pl4的操作，使得第一至第四存储器平面pl1至pl4的位线设置间隔blsetup彼此不完全重叠。如上面参考2a所述，用于第一至第四存储器平面pl1至pl4中的每一个的操作的电流量可以在位线设置间隔blsetup的初始阶段具有峰值。因此，控制电路120可以在时间上分散第一至第四存储器平面pl1至pl4的操作，以使第一至第四存储器平面pl1至pl4的位线设置间隔blsetup的初始间隔彼此不重叠。因此，存储器设备100的总电流量可以远低于阈值电流量th，并且存储器设备100消耗的功率可以充分低于能够由pmic提供的功率的功率上限。

例如，在第一存储器平面pl1的位线设置间隔blsetup期间，可以在第一存储器平面pl1上正常地执行位线设置操作，并且在第一存储器平面pl1的位线设置间隔blsetup的初始部分间隔期间，可以暂停在第二至第四存储器平面pl2至pl4上的位线设置操作。随后，当第一存储器平面pl1的位线设置间隔blsetup结束时，第二存储器平面pl2上的位线设置操作可以恢复，并且第三和第四存储器平面pl3和pl4上的位线设置操作可以继续暂停。随后，当第二存储器平面pl2的位线设置间隔blsetup的初始部分间隔结束时，可以恢复第三存储器平面pl3上的位线设置操作，并且可以继续暂停第四存储器平面pl4上的位线设置操作。随后，当第三存储器平面pl3的位线设置间隔blsetup的初始部分间隔结束时，可以恢复第四存储器平面pl4上的位线设置操作。

图3a至3c示出了图1的存储器设备100的峰值控制操作，在其中，根据一些示例实施例，存储器平面的操作包括位线设置间隔和感测间隔。

参见3a，第一至第四存储器平面pl1至pl4的一些操作可以对应于峰值功率间隔。例如，第一、第二和第四存储器平面pl1、pl2和pl4可以对应于位线设置间隔blsetup，并且第三存储器平面pl3的操作可以对应于感测间隔sensing。这里，感测间隔sensing可以对应于读取操作中的预充电间隔和形成(develop)间隔之后的间隔，并且在感测间隔sensing中消耗的电流或功率量可以不是相对大的。在这种情况下，用于第一、第二和第四存储器平面pl1、pl2和pl4中的每一个的操作的电流量可以在位线设置间隔blsetup的初始阶段具有峰值。

以这种方式，当第一、第二和第四存储器平面pl1、pl2和pl4的位线设置间隔blsetup彼此重叠时，包括第一至第四存储器平面pl1至pl4的存储器设备100的总电流量可以具有峰值，并且在这种情况下，峰值可以高于阈值电流量th。结果，存储器设备100消耗的功率可能超过能够由外部电源管理模块(例如，pmic)供应的电流的电流上限或功率的功率上限，并且因此，难以确保存储器设备100的正常操作。

参见图3b，控制电路120可在时间上分散第一、第二和第四存储器平面pl1、pl2和pl4的操作，以便第一、第二和第四存储器平面pl1、pl2和pl4的位线设置间隔blsetup互不重叠。在一些示例实施例中，控制电路120可以在时间上和完全地分散第一、第二和第四存储器平面pl1、pl2和pl4的操作，以便用于第一、第二和第四存储器平面pl1、pl2和pl4的位线设置间隔blsetup完全不相互重叠。此时，控制电路120可以正常地执行第三存储器平面pl3的操作，因此，第一存储器平面pl1的位线设置间隔blsetup可以与第三存储器平面pl3的感测间隔sensing重叠。因此，存储器设备100的总电流量可以远低于阈值电流量th，并且存储器设备100消耗的功率可以足够低于能够由pmic供应的功率的功率上限。

例如，在第一存储器平面pl1的位线设置间隔blsetup期间，可以在第一存储器平面pl1上正常地执行位线设置操作，可以在第三存储器平面pl3上正常地执行感测操作，并且第二和第四存储器平面pl2和pl4上的位线设置操作可以暂停。随后，当第一存储器平面pl1的位线设置间隔blsetup结束时，第二存储器平面pl2上的位线设置操作可以恢复，并且可以继续暂停第四存储器平面pl4上的位线设置操作。随后，当第二存储器平面pl2的位线设置间隔blsetup结束时，可以恢复第四存储器平面pl4上的位线设置操作。

参见图3c，控制电路120可以在时间上和部分地分散第一、第二和第四存储器平面pl1、pl2和pl4的操作，使得第一、第二和第四存储器平面pl1、pl2和pl4的位线设置间隔blsetup彼此不完全重叠。如上面参考图3a所示，用于第一、第二和第四存储器平面pl1、pl2和pl4中的每一个的操作的电流量可以在位线设置间隔blsetup的初始阶段具有峰值。因此，控制电路120可以在时间上分散第一、第二和第四存储器平面pl1、pl2和pl4的操作，以便第一、第二和第四存储器平面pl1、pl2和pl4的位线设置间隔blsetup的初始间隔彼此不重叠。因此，存储器设备100的总电流量可以远低于阈值电流量th，并且存储器设备100消耗的功率可以充分低于能够由pmic供应的功率的功率上限。

例如，在第一存储器平面pl1的位线设置间隔blsetup期间，可以在第一存储器平面pl1上正常地执行位线设置操作，可以在第三存储器平面pl3上正常地执行感测操作，并且第二和第四存储器平面pl2和pl4上的位线设置操作可以暂停。随后，当第一存储器平面pl1的位线设置间隔blsetup的初始部分间隔结束时，可以恢复第二存储器平面pl2上的位线设置操作，并且可以继续暂停第四存储器平面pl4上的位线设置操作。随后，当第二存储器平面pl2的位线设置间隔blsetup的初始部分间隔结束时，可以恢复第四存储器平面pl4上的位线设置操作。

图4示意性地示出了示出了根据一些示例实施例的图1的存储器设备100的结构。

参见图4，存储器设备100可以包括第一半导体层l1和第二半导体层l2。第一半导体层l1可以在第三方向上堆叠在第二半导体层l2上。在一些示例实施例中，图1的存储器单元阵列110可以被设置在第一半导体层l1上，并且图1的控制电路120可以被设置在第二半导体层l2上。因此，存储器设备100可以具有存储器单元阵列110布置在控制电路120上的结构(例如，单元在外围上(cop)的结构)。例如，除了存储器单元阵列110之外的外围电路可以被布置在存储器单元阵列110下面，并且因此，cop结构可以有效地减小垂直于堆叠方向的表面中占据的面积，并且可以提高存储器设备100的集成度。

第二半导体层l2可以包括衬底，并且诸如晶体管的半导体器件和用于布线器件的图案(pattern)可以设置在衬底上，由此包括控制电路120的电路可以设置在第二半导体层l2上。在电路被设置在第二半导体层l2上之后，可以设置包括存储器单元阵列110的第一半导体层l1，以及可以设置用于将存储器单元阵列110的字线wl和位线bl电连接到设置在第二半导体层l2上的电路的图案。

图5是示出根据一些示例实施例的图4的第二半导体层l2的上表面的平面图。

参见图1和图5，第二半导体层l2可以包括焊盘区域pad和外围电路区域，并且外围电路区域可以包括第一至第四区域r1至r4。多个i/o焊盘p可以设置在焊盘区域pad中，并且多个i/o焊盘p可以通过第二半导体层l2上的金属布线连接到第一区域r1至第四区域r4。第一存储器平面pl1可以设置在第一区域r1的上部，第二存储器平面pl2可以设置在第二区域r2的上部，第三存储器平面pl3可以设置在第三区域r3的上部，并且第四存储器平面pl4可以设置在第四区域r4的上部。

第一行解码器rd1和第一页缓冲器pb1可以设置在第一区域r1中，并且可以连接到第一存储器平面pl1。第二行解码器rd2和第二页缓冲器pb2可以设置在第二区域r2中，并且可以连接到第二存储器平面pl2。第三行解码器rd3和第三页缓冲器pb3可以设置在第三区域r3中，并且可以连接到第三存储器平面pl3。第四行解码器rd4和第四页缓冲器pb4可以设置在第四区域r4中，并且可以连接到第四存储器平面pl4。在图5中，示出了在第一至第四区域r1至r4中的每一个中布置一个行解码器和一个页缓冲器，但是示例实施例不限于此。在一些示例实施例中，多个行解码器和多个页缓冲器可以布置在第一至第四区域r1至r4中的每一个中。

控制电路120可以设置在外围电路区域的特定区域中。控制电路120可以连接到第一到第四行解码器rd1到rd4以及第一到第四页缓冲器pb1到pb4。因此，控制电路120可以监视第一至第四存储器平面pl1至pl4的操作，并且基于监视的结果，控制电路120可以控制第一至第四存储器平面pl1至pl4的操作，使得第一至第四存储器平面pl1至pl4的峰值功率间隔是至少部分地分散的。在图5中，控制电路120被示出为布置在外围电路区域的中心区域中，但是示例实施例不限于此。在一些示例实施例中，控制电路120可以设置在第一至第四行解码器rd1至rd4中的至少一个中。

图6示出了根据一些示例实施例的图1的第一存储器平面pl1。

参见图6，第一存储器平面pl1可以包括多个存储器块blk1至blki。多个存储器块blk1至blki中的每一个可以包括3d结构(或垂直结构)。详细地，多个存储器块blk1至blki中的每一个可以包括在第一方向和第二方向上延伸的结构。例如，多个存储器块blk1至blki中的每一个可以包括沿第三方向延伸的多个nand串。在这种情况下，多个nand串可以沿第一方向和第二方向设置，并且可以彼此间隔开一定距离。

参见图5和图6，可以由第一行解码器rd1选择多个存储器块blk1至blki。例如，第一行解码器rd1可以从多个存储器块blk1至blki中选择与块地址对应的存储器块。图1的第二至第四存储器平面pl2至pl4可以与第一存储器平面pl1基本上类似地实现，并且上面参考图6描述的细节可以应用于第二至第四存储器平面pl2至pl4。

图7a是示出了根据一些示例实施例的、图6的第一存储器块blk1的等效电路的电路图。

参见图7a，第一存储器块blk1可包括多个nand串ns11至ns33，多个字线wl1至wl8，多个位线bl1至bl3，多个接地选择线gsl1至gsl3，多个串选择线ssl1到ssl3，以及公共源极线csl。这里，根据一些示例实施例，可以不同地改变nand串的数量、字线的数量、位线的数量、接地选择线的数量以及串选择线的数量。

可以在第一位线bl1和公共源极线csl之间提供多个nand串ns11、ns21和ns31，可以在第二位线bl2和公共源极线csl之间提供多个nand串ns12、ns22和ns32，并且可以在第三位线bl3和公共源极线csl之间提供多个nand串ns13、ns23和ns33。nand串的每个(例如，ns11)可以包括串选择晶体管sst、多个存储器单元mc和地选择晶体管gst。

串选择晶体管sst可以连接到与其对应的串选择线ssl1至ssl3。多个存储器单元mc中的每一个可以连接到与其对应的字线wl1至wl8。地选择晶体管gst可以连接到与其对应的接地选择线gsl1到gsl3。串选择晶体管sst可以连接到与其对应的位线bl1至bl3，并且地选择晶体管gst可以连接到公共源极线csl。

在一些示例实施例中，每条具有相同高度的字线(例如，wl1)可以共同连接到一起，串选择线ssl1至ssl3可以彼此分离，并且接地选择线gsl1至gsl3可以彼此分离。在图7a中，三条串选择线ssl1至ssl3被示出为共享具有相同高度的字线，但是示例实施例不限于此。例如，两个串选择线可以共享具有相同高度的字线。作为另一示例，四个串选择线可以共享具有相同高度的字线。

图7b是示出了根据一些示例实施例的、图6的第一存储器块blk1的透视图。

参见图7b，第一存储器块blk1可以相对于衬底sub在垂直方向上设置。衬底sub可以具有第一导电类型(例如，p型)，并且沿第一方向延伸并且掺杂有具有第二导电类型(例如，n型)的杂质的公共源极线csl可以被设置在衬底sub上。沿着第一方向延伸的多个绝缘层il可以在两个相邻的公共源极线csl之间的衬底sub的区域中沿着第三方向顺序地设置，并且可以沿着第三方向彼此间隔开一定距离。例如，多个绝缘层il可以包括诸如氧化硅的绝缘材料。

沿着第一方向顺序布置并沿第三方向穿过多个绝缘层il的多个柱p可以设置在两个相邻的公共源极线csl之间的衬底sub的区域中。例如，多个柱p可以通过多个绝缘层il与衬底sub接触。详细地，每个柱p的表面层s可以包括具有第一类型的硅材料，并且可以用作沟道区。每个柱p的内层i可以包括气隙或诸如氧化硅的绝缘材料。

沿着衬底sub的暴露表面设置的绝缘层il、柱p和电荷存储层cs可以设置在两个相邻的公共源极线csl之间的衬底sub的区域中。电荷存储层cs可以包括栅极绝缘层(或称为隧道绝缘层)、电荷陷阱层和阻挡绝缘层。例如，电荷存储层cs可以具有氧化物-氮化物-氧化物(ono)结构。而且，包括选择线gsl和ssl以及字线wl1至wl8的栅电极ge可以设置在电荷存储层cs的暴露表面上以及在两个相邻公共源极线csl之间的衬底sub的区域中。

多个漏极或漏极接触dr可以分别设置在多个柱p上。例如，漏极或漏极接触dr可以包括掺杂有具有第二导电类型的杂质的硅材料。可以在漏极dr上设置沿第二方向延伸并沿第一方向彼此间隔开一定距离的位线bl1至bl3。

图8是示出根据一些示例实施例的、图5的存储器设备100的截面图。

参见图8，第二半导体层l2可以包括衬底sub、第二下绝缘层il22和第一下绝缘层il21，并且图1的控制电路120可以设置在第二半导体层l2上。衬底sub可以是包括诸如晶体硅或晶体锗的半导体材料的半导体衬底，并且可以由硅晶片制造。第一下绝缘层il21和第二下绝缘层il22可以通过化学气相沉积(cvd)工艺、旋涂工艺等由诸如氧化硅的绝缘材料形成。

多个半导体器件(例如，晶体管tr)可以被设置在包括在第二半导体层l2中的衬底sub上，并且可以通过穿过第二下绝缘层il22的接触插头cp21而电连接到设置在第一下绝缘层il21上的金属图案mp21。设置在第二半导体层l2上的半导体器件可以配置与控制电路120、第一至第四行解码器rd1至rd4以及第一至第四页缓冲器pb1至pb4对应的电路。

第一半导体层l1可以堆叠在第二半导体层l2上，并且图1的存储器单元阵列110可以布置在第一半导体层l1。第一半导体层l1可以包括基层bp和上绝缘层il10。在一些示例实施例中，基层bp可以通过溅射工艺、cvd工艺、原子层沉积(ald)工艺、物理气相沉积(pvd)工艺等由多晶硅形成。在一些示例实施例中，可以在第一下绝缘层il21上形成非晶硅层，然后，通过热处理或激光束的照射将非晶硅层改变为晶体硅层，可以形成基层bp，从而去除基层bp的内部缺陷。在一些示例实施例中，基层bp可以通过晶片键合工艺形成，并且在这种情况下，晶体硅晶片可以附着在第一下绝缘层il21上，并且通过部分地去除或平坦化晶体硅晶片的上部，可以形成基层bp。

此外，在第一半导体层l1中，如上参考图7b所述，串选择线ssl、字线wl1至wl8和接地选择线gsl可以在第三方向上堆叠在基层bp上，并且可以形成穿过堆叠的串选择线ssl、字线wl1至wl8和接地选择线gsl的柱p。

图9是示意性地示出根据一些示例实施例的存储器系统10a的框图。

参见图9，存储器系统10a可以对应于图1的存储器系统10的修改，并且可以将以上参照图1至图8描述的细节应用于图9的描述。存储器系统10a可以包括存储器设备100a和存储器控制器200。存储器设备100a可以是非易失性存储器设备，并且可以实现为存储器芯片。存储器设备100a可以包括存储器单元阵列110和控制电路120a，并且存储器单元阵列110和控制电路120a可以实现为单个存储器芯片。根据一些示例实施例的控制电路120a可以与图1的控制电路120不同地实现。因此，在下文中，将主要描述控制电路120a。

控制电路120a可以包括第一至第四控制逻辑cl1至cl4。第一至第四控制逻辑cl1至cl4可以分别对应于第一至第四存储器平面pl1至pl4，并且可以分别控制第一至第四存储器平面pl1至pl4的操作。在下文中，将参考图10详细描述第一至第四控制逻辑cl1至cl4的详细操作。

图10是示出了根据一些示例实施例的、图9的存储器设备100a的框图。

参照图9和10，存储器设备100a可以包括包含第一至第四存储器平面pl1至pl4的存储器单元阵列110，并且例如，存储器单元阵列110可以布置在图4的第一半导体层l1上。此外，存储器设备100a还可以包括第一至第四行解码器rd1至rd4、第一至第四页缓冲器pb1至pb4、以及第一至第四控制逻辑cl1至cl4，并且例如第一至第四行解码器rd1至rd4、第一至第四页缓冲器pb1至pb4以及第一至第四控制逻辑cl1至cl4可以被布置在图4的第二半导体层l2上。

第一控制逻辑cl1可以监视第一存储器平面pl1的操作以生成第一监视信号ms1，并且可以将所生成的第一监视信号ms1提供给第二至第四控制逻辑cl2至cl4。在一些示例实施例中，当第一存储器平面pl1进入峰值功率间隔时，第一监视信号ms1可以被激活，并且例如可以具有逻辑高电平。在一些示例实施例中，当第一存储器平面pl1未进入峰值功率间隔时，第一监视信号ms1可以被去激活，并且例如可以具有逻辑低电平。例如，第一监视信号ms1可以实现为标志(flag)。

类似地，第二控制逻辑cl2可以监视第二存储器平面pl2的操作以生成第二监视信号ms2，并且可以将所生成的第二监视信号ms2提供给第一、第三和第四控制逻辑cl1、cl3和cl4。第三控制逻辑cl3可以监视第三存储器平面pl3的操作以生成第三监视信号ms3，并且可以将所生成的第三监视信号ms3提供给第一、第二和第四控制逻辑cl1、cl2和cl4。第四控制逻辑cl4可以监视第四存储器平面pl4的操作以生成第四监视信号ms4，并且可以将所生成的第四监视信号ms4提供给第一至第三控制逻辑cl1至cl3。

第一控制逻辑cl1可以基于第一监视信号ms1确定第一存储器平面pl1是否进入峰值功率间隔。当作为确定的结果，第一存储器平面pl1进入峰值功率间隔时，第一控制逻辑cl1可以基于第二至第四监视信号ms2到ms4来确定第二至第四存储器平面pl2至pl4是否进入峰值功率间隔。

当作为确定的结果，第二至第四存储器平面pl2至pl4中的至少一个进入峰值功率间隔时，第一控制逻辑cl1可以延迟或暂停第一存储器平面pl1的操作。在一些示例实施例中，当激活的第二至第四监视信号ms2至ms4中的至少一个被去激活时，第一控制逻辑cl1可以确定第二至第四存储器平面pl2至pl4中的至少一个脱离(deviate)峰值功率间隔，并且可以恢复第一存储器平面pl1的操作。在一些示例实施例中，当从第一存储器平面pl1的操作暂停的时间开始经过确定的时间时，第一控制逻辑cl可以恢复第一存储器平面pl1的操作。

图11是示出了根据一些示例实施例的、图4的第二半导体层的示例l2a的上表面的平面图。

参见图4、图9、图10和图11，第二半导体层l2a可以包括焊盘区域pad和外围电路区域，并且外围电路区域可以包括第一至第四区域r1至r4。可以在焊盘区域pad中提供多个i/o焊盘p，并且多个i/o焊盘p可以通过第二半导体层l2上的金属布线连接到第一区域r1至第四区域r4。第一存储器平面pl1可以被布置在第一区域r1的上部，第二存储器平面pl2可以被布置在第二区域r2的上部，第三存储器平面pl3可以被布置在第三区域r3的上部，并且第四存储器平面pl4可以被布置在第四区域r4的上部。

第一行解码器rd1、第一页缓冲器pb1和第一控制逻辑cl1可以被布置在第一区域r1中。第二行解码器rd2、第二页缓冲器pb2和第二控制逻辑cl2可以被布置在第二区域r2中。第三行解码器rd3、第三页缓冲器pb3和第三控制逻辑cl3可以被布置在第三区域r3中。第四行解码器rd4、第四页缓冲器pb4和第四控制逻辑cl4可以被布置在第四区域r4中。在图11中，示出了在第一至第四区域r1至r4中的每一个中布置一个行解码器和一个页缓冲器，但是示例实施例不限于此。在一些示例实施例中，多个行解码器和多个页缓冲器可以被布置在第一至第四区域r1至r4中的每一个中。此外，根据一些示例实施例，可以不同地改变第一至第四区域r1至r4中的每一个中的行解码器、页缓冲器和控制逻辑的布置。

第一控制逻辑cl1可以连接到第二到第四控制逻辑cl2到cl4，可以从第二到第四控制逻辑cl2到cl4接收第二到第四监视信号ms2到ms4，并且可以提供第一监视信号ms1到第二到第四控制逻辑cl2到cl4。第一控制逻辑cl1可以连接到第一行解码器rd1和第一页缓冲器pb1。因此，第一控制逻辑cl1可以监视第一至第四存储器平面pl1至pl4的操作，并且基于监视的结果，第一控制逻辑cl1可以控制第一存储器平面pl1的操作，使得第一至第四存储器平面pl1至pl4的峰值功率间隔是至少部分地分散的。

图12a和12b示出了根据一些示例实施例的、图9的存储器设备100a的峰值控制操作。

参见图12a，第一控制逻辑cl1可以基于第一至第四监视信号ms1至ms4确定第一至第四存储器平面pl1至pl4的所有操作对应于峰值功率间隔。例如，第一至第四存储器平面pl1至pl4的所有操作可以对应于位线设置间隔blsetup。第一控制逻辑cl1可以暂停第一存储器平面pl1的位线设置操作，以使第一至第四存储器平面pl1至pl4的位线设置间隔blsetup彼此不重叠。

例如，第一控制逻辑cl1可以暂停第一存储器平面pl1上的位线设置操作，直到第二至第四存储器平面pl2至pl4的位线设置间隔blsetup结束。第一控制逻辑cl1可以基于pmic的功率上限自适应地确定第一存储器平面pl1上的位线设置操作恢复的时间。在一些示例实施例中，当第二至第四存储器平面pl2至pl4的所有位线设置间隔blsetup结束时，第一控制逻辑cl1可以在第一存储器平面pl1上恢复位线设置操作。在一些示例实施例中，当第二至第四存储器平面pl2至pl4中的至少一个的位线设置间隔blsetup结束时，第一控制逻辑cl1可以在第一存储器平面pl1上恢复位线设置操作。

参见图12b，第一控制逻辑cl1可以暂停第一存储器平面pl1的位线设置操作，使得第一至第四存储器平面pl1至pl4的位线设置间隔blsetup彼此不完全重叠。如上面参考图2a所述，用于第一至第四存储器平面pl1至pl4中的每一个的操作的电流量可以在位线设置间隔blsetup的初始阶段具有峰值。因此，第一控制逻辑cl1可以暂停第一存储器平面pl1的位线设置操作，使得第一至第四存储器平面pl1至pl4的位线设置间隔blsetup的初始间隔彼此不重叠。例如，第一控制逻辑cl1可以在特定时间间隔期间暂停第一存储器平面pl1上的位线设置操作。

图13是示出根据一些示例实施例的存储器设备的操作方法的流程图。

参见图13，存储器设备的操作可以对应于控制在单个存储器芯片中包括的多个存储器平面中的每一个的峰值功率或峰值电流的操作，并且例如，可以由图1的存储器设备100或者图9的存储器设备100a来执行。上面参考图1至12b描述的细节可以被应用于图13的描述中，并且省略重复的描述。

在操作s110中，可以监视多个存储器平面的操作。在一些示例实施例中，控制电路120的监视逻辑121可以监视多个存储器平面的操作，以生成监视信号ms。在一些示例实施例中，第一至第四控制逻辑cl1至cl4可以监视相应存储器平面的操作，以分别生成第一至第四监视信号ms1至ms4。

在操作s120中，可以确定是否至少一个存储器平面对应于峰值功率间隔。在一些示例实施例中，控制电路120的监视逻辑121可以确定多个存储器平面中的至少一个是否进入峰值功率间隔。当作为确定的结果，至少一个存储器平面对应于峰值功率间隔时，可以执行操作s130，否则，可以执行操作s150。

在操作s130中，可以确定另一个存储器平面是否对应于峰值功率间隔。在一些示例实施例中，控制电路120的监视逻辑121可以确定多个存储器平面中的至少一个其他存储器平面是否进入峰值功率间隔。当作为确定的结果，另一个存储器平面对应于峰值功率间隔时，可以执行操作s140，否则，可以执行操作s150。

在一些示例实施例中，在操作s120和s130之间，操作方法还可以包括基于多个存储器平面之间的优先级信息确定另一个存储器平面的操作。详细地，监视逻辑121可以确定优先级比在操作s120中被确定为对应于峰值功率间隔的存储器平面更高的存储器平面是否对应于峰值功率间隔。

在操作s140中，可以控制多个存储器平面的操作，使得峰值功率间隔是至少部分地分散的。在一些示例实施例中，控制电路120的峰值控制逻辑122可以暂停一些存储器平面的操作，使得峰值功率间隔彼此不完全重叠。在一些示例实施例中，控制电路120的峰值控制逻辑122可以暂停一些存储器平面的操作，使得峰值功率间隔的初始间隔彼此不重叠。在操作s150中，可以在至少一个存储器平面上执行操作。在一些示例实施例中，控制电路120的峰值控制逻辑122可以控制行解码器和页缓冲器，以便正常执行至少一个存储器平面的操作。

图14是示出根据一些示例实施例的存储器控制器200和存储器设备100之间的操作的流程图。

参见图14，所示操作可以对应于图13的操作方法的实现示例，并且以上参照图1至13描述的细节可以被应用于图14的描述。因此，省略重复的描述。在图14中，存储器设备被示为对应于图1的存储器设备100。但是，示例实施例不限于此。在一些示例实施例中，图14的存储器设备可以对应于图9的存储器设备100a。

在操作s210中，存储器控制器200可以指定峰值功率间隔。例如，存储器控制器200的峰值间隔确定器210可以指定峰值功率间隔、峰值电流间隔或峰值控制间隔。例如，峰值功率间隔可以包括：用于编程操作的位线设置间隔、用于读取操作的位线预充电间隔、以及在编程操作或读取操作之前的锁存初始化间隔中的至少一个。

在操作s220中，存储器控制器200可以指定多个存储器平面之间的优先级。例如，存储器控制器200的平面优先级确定器220可以确定多个存储器平面之间的优先级。在一些示例实施例中，可以基本上同时执行操作s210和s220。在一些示例实施例中，可以首先执行操作s220，然后，可以执行操作s210。

在一些示例实施例中，关于峰值功率间隔的信息和平面优先级信息可以在释放存储器设备100的过程中确定，并且可以在存储器设备100的存储器单元阵列110中编程。当将电力施加到存储器系统10时，即，在引导(booting)之后，存储器控制器200可以通过idr读取被编程在存储器单元阵列110中的关于峰值功率间隔的信息和平面优先级信息。

在操作s230中，存储器控制器200可以将地址addr、命令cmd和控制信号ctrl发送到存储器设备100。在一些示例实施例中，存储器控制器200还可以将数据发送到存储器设备100，以便执行编程操作。在一些示例实施例中，存储器控制器200可以通过使用设置特征命令将关于峰值功率间隔的信息和平面优先级信息发送到存储器设备100。

在操作s240中，存储器设备100可以监视第一存储器平面pl1的操作。例如，图1的监视逻辑121或图9的第一控制逻辑cl1可以确定第一存储器平面pl1的操作是否对应于峰值功率间隔，并且可以基于确定的结果来生成监视信号。在操作s250中，存储器设备100可以确定第一存储器平面pl1是否对应于峰值功率间隔。当作为确定的结果，第一存储器平面pl1对应于峰值功率间隔时，可以执行操作s260，否则，可以执行操作s290。

在操作s260中，存储器设备100可以监视第二存储器平面pl2的操作。例如，图1的监视逻辑121或者图9的第二控制逻辑cl2可以确定第二存储器平面pl2的操作是否对应于峰值功率间隔，并且可以基于确定的结果生成监视信号。在操作s270中，存储器设备100可以确定第二存储器平面pl2是否对应于峰值功率间隔。当作为确定的结果，第二存储器平面pl2对应于峰值功率间隔时，可以执行操作s280，否则，可以执行操作s290。

在操作s280中，存储器设备100可以暂停第一存储器平面pl1的操作。例如，图1的峰值控制逻辑122或者图9的第一控制逻辑cl1可以将第一存储器平面pl1的操作暂停特定时间。在操作s290中，存储器设备100可以执行第一存储器平面pl1的操作。例如，图1的峰值控制逻辑122或者图9的第一控制逻辑cl1可以允许执行第一存储器平面pl1的操作。此外，当在操作s280之后经过特定时间时，图1的峰值控制逻辑122或者图9的第一控制逻辑cl1可以恢复第一存储器平面pl1的操作。

图15是示出了根据一些示例实施例的存储器设备被应用于ssd系统1000的示例的框图。

参见图15，ssd系统1000可以包括主机1100和ssd1200。ssd1200可以通过信号连接器sig向主机1100发送信号或从主机1100接收信号，并且可以通过电力连接器pwr供电。ssd1200可以包括ssd控制器1210、辅助电源1220和多个存储器设备1230、1240和1250。存储器设备1230、1240和1250的每个可以是垂直堆叠的nand闪存。在这种情况下，ssd1200可以通过使用上面参考图1至14描述的一些示例实施例来实现。

虽然已经具体示出和描述了一些示例实施例，但是应当理解，在不脱离所附权利要求的精神和范围的情况下，可以在形式和细节上进行各种改变。