半导体器件、数据处理系统、数据读取方法以及数据读取程序与流程

2017年11月14日提交的日本专利申请no.2017-218753的公开内容，包括说明书、附图和摘要，通过引用整体并入本文。

本发明涉及半导体器件、数据处理系统、数据读取方法以及数据读取程序。

背景技术：

执行用于合成向其输入的多个图像的处理的图像处理设备等可以在某些情况下参考存储在相同存储器存储体中的数据的同时来并行地执行多个处理。在这种情况下，当多个处理系统同时访问相同存储器存储体上的参考数据时，可能发生存储器存储体冲突。已经提出了用于避免这种导致处理时间延迟的存储体冲突的各种设计。

在专利文件1中提出了一种避免存储体冲突的技术，其中从参考图像存储器读取的多条线的像素数据存在于相同的存储体中。根据这样的提议，移动图像编码中的运动搜索设备先前通过冲突存储体预读取控制单元读出一条线的像素数据，并且通过读取数据保持电路将像素数据保持到其输入定时到可编程元件阵列单元。

[相关技术文件]

[专利文件]

[专利文件1]日本未审查专利公开特开2009-71569

技术实现要素：

然而，上述运动搜索设备不会在其外部判断是否发生存储体冲突。因此，在这种设备以多种形式布置的这种配置中，多个存储器读取单元访问共用存储器。因此，在这种情况下，不可能避免存储体冲突。

从本说明书的描述和附图中，本发明的其他目的和新颖特征将变得显而易见。

根据本发明的一个方面，提供了一种半导体器件，包括：

多个读取单元，该多个读取单元读取存储在具有多个存储体的存储器中的数据，该数据跨多个存储器而存储在该存储器中；以及

访问方法管理部分，当读取单元中的一个读取单元读取数据时，该访问方法管理部分根据除该一个读取单元之外的读取单元的操作情况，确定作为要开始读取的存储体编号的读取开始存储体编号，并且将所确定的读取开始存储体编号指示给该一个读取单元。

根据本发明的另一方面，提供了一种数据读取方法，包括以下步骤：

提供多个读取单元，该多个读取单元读取存储在具有多个存储体的存储器中的数据，该数据跨多个存储器而存储在该存储器中；

当读取单元中的一个读取单元读取数据时，根据除该一个读取单元之外的读取单元的操作情况，确定作为要开始读取的存储体编号的读取开始存储体编号；以及

将所确定的读取开始存储体编号指示给该一个读取单元。

根据本发明的又一方面，提供了一种数据读取程序，包括以下步骤：

提供多个读取单元，该多个读取单元读取存储在具有多个存储体的存储器中的数据，该数据跨多个存储器而存储在该存储器中；

当读取单元中的一个读取单元读取数据时，根据除该一个读取单元之外的读取单元的操作情况，确定作为要开始读取的存储体编号的读取开始存储体编号；以及

将所确定的读取开始存储体编号指示给该一个读取单元。

根据一个方面，可以提供一种抑制处理延迟的半导体器件。

附图说明

图1是根据实施例1的半导体器件的框图；

图2是用于描述读取单元132的功能的框图；

图3是图示根据实施例1的图像数据的行坐标和像素坐标的图；

图4是用于描述写入单元134的功能的框图；

图5是用于描述存储器110的地址空间的典型图；

图6是用于描述根据实施例1的图像数据读取处理的流程图；

图7是示出由第二图像处理部分140读取的物理地址的转换的典型图；

图8是示出由第一图像处理部分130读取的物理地址的转换的典型图；

图9是用于描述第一图像处理部分130和第二图像处理部分140的访问状态的图；

图10是根据实施例1的变形的半导体器件的框图；

图11是根据实施例2的半导体器件的框图；

图12是根据实施例3的半导体器件的框图；

图13是示出当第二图像处理部分440通过第二访问方法读取图像数据时逻辑地址的转变的典型图；

图14是示出当第一图像处理部分430通过第三访问方法读取图像数据时逻辑地址的转变的典型图；

图15是用于描述第一图像处理部分430和第二图像处理部分440的访问状态的图；以及

图16是根据实施例4的图像处理系统的框图。

具体实施方式

以下将参考附图描述实施例。顺便提及，由于附图被简化，因此根据作为描述附图的基础的实施例的技术范围，不应狭义地解释这些实施例。此外，相同的元件分别由相同的附图标记表示，并且将省略它们的双重描述。

在以下实施例中，凡是为方便起见而情况需要将本发明划分为多个部分或实施例，本发明将通过该方式来描述。但是，除非另有特别说明，否则这些部分或实施例并非彼此无关。其中一个部分或实施例与一些或所有其他的部分或实施例的修改、应用、详细描述或补充说明等有关。此外，当在以下实施例中参考元件的数目等(包括件数、数值、数量、范围等)时，其数目不限于特定数目并且可以大于或小于或等于特定数目，除非特别指出、并且原则上明确限于特定数目等。

此外，在以下实施例中，其中采用的组件(还包括操作步骤等)并非总是必要的，除非特别指出并且原则上被认为是绝对必要的，等等。类似地，当在以下实施例中参考组件等的形状或位置关系等时，它们将包括与它们的形状等基本相似或类似的那些形状等，除非另外特别指出并且原则上被认为不一定如此，等等。这甚至类似地应用于上述数目等(包括件数、数值、数量、范围等)。

为了清楚地说明，适当地省略和简化了以下描述和附图。此外，在附图中描述的作为执行各种处理的功能块的相应元件可以由cpu、存储器或其他电路在硬件方面进行配置，并且在软件方面通过加载在存储器等中的程序来实现。因此，本领域技术人员将理解，这些功能块可以仅通过硬件、仅通过软件或通过它们的组合以各种形式实现。这些功能块不限于它们中的任何一种。顺便提及，在相应附图中，相同的元件分别由相同的附图标记表示，并且根据需要将省略它们的双重描述。

此外，使用各种类型的非暂时性计算机可读介质来存储上述程序，并且可以将上述程序提供给计算机。非暂时性计算机可读介质包括各种类型的基本记录介质。非暂时性计算机可读介质的示例包括磁记录介质(例如，软盘、磁带、硬盘驱动器)、光磁记录介质(例如，光磁盘)、cd-rom(只读存储器)cd-r、cd-r/w和半导体存储器(例如，掩模rom、prom(可编程rom)、eprom(可擦除prom)、闪存rom、ram(随机存取存储器))。此外，程序可以通过各种类型的暂时性计算机可读介质提供给计算机。暂时性计算机可读介质的示例包括电信号、光信号和电磁波。暂时性计算机可读介质能够通过诸如电线和光纤等的有线通信路径或无线通信路径向计算机提供程序。

<实施例1>

在下文中将参考附图描述实施例1。

图1中所示的半导体器件将首先被描述。图1是根据实施例1的半导体器件的框图。半导体器件100安装在具有诸如汽车导航系统、自动驱动系统等的相机的车载系统中。半导体器件100具有读取存储在存储器110中的多个图像数据、执行读取的图像数据的合成处理和将合成处理的图像数据写入存储器110中的功能。

由半导体器件100执行的合成处理是用于利用例如由车载导航系统生成的地图数据来合成图标等的处理。此外，由半导体器件100执行的合成处理还包括用于对由例如车载相机获取的图像数据执行滤波处理等的处理。在这样的合成处理中，将与地图数据等一起用作背景的图像数据称为主图像，而要与主图像合成的诸如图标的图像数据被称为从图像。此外，通过合成主图像和从图像获得的图像数据被称为合成图像。也就是说，要输入到半导体器件100的图像是主图像和从图像。半导体器件100从其输出合成图像。

半导体器件100具有存储器控制器120、第一图像处理部分130、第二图像处理部分140和cpu160，作为主要配置。

存储器控制器120主要具有读取存储在存储器110中的信息或将信息写入存储器110的功能。例如，当存储器110是dram(动态随机存取存储器)时，存储器控制器120将由半导体器件指示的逻辑地址转换为存储器110的物理地址，并且在存储器110中切换行编号和列编号的同时访问存储器110的数据。存储器控制器120连接到第一图像处理部分130、第二图像处理部分140和cpu160。此外，存储器控制器120具有存储器配置信息存储单元121。当读取存储器110的信息时，存储器控制器120响应于来自与其连接的每个配置的指示来读取存储器110的信息，并将所读取的信息输出到每个配置。当信息被写入存储器110中时，存储器控制器120从与其连接的每个配置接收信息，并将接收的信息写入存储器110中。

存储器配置信息存储单元121在其中存储存储器110的配置信息。存储器110的配置信息包括例如存储器110中的存储体的数目、行大小、逻辑地址等。存储器配置信息存储单元121向第一图像处理部分130和第二图像处理140提供存储器110的配置信息。

第一图像处理部分130基于从cpu160接收的信息来执行用于合成多个图像数据的合成处理。在合成处理中，第一图像处理部分130通过存储器控制器120获取多个图像数据并合成获取的图像数据，并且将合成图像数据输出到存储器控制器120。第一图像处理部分130具有寄存器单元131、读取单元132、合成处理单元133、写入单元134和启动管理单元135。

寄存器单元131是存储单元，其从cpu160接收用于确定第一图像处理部分130的操作的信息，并将接收的信息存储在其中。此外，寄存器单元131连接到启动管理单元135，并提供存储在寄存器单元131中的信息。寄存器单元131具有访问方法寄存器136、操作寄存器137和图像信息寄存器138。稍后将与读取单元132和写入单元134的细节一起描述被包括在寄存器单元131中的这些配置的细节。

读取单元132主要具有通过存储器控制器120读取存储在存储器110中的多个图像数据、并将读取的图像数据输出到合成处理单元133的功能。

这里将参考图2描述读取单元132的细节。图2是用于描述读取单元132的功能的框图。读取单元132连接到启动管理单元135、访问方法寄存器136、存储器配置信息存储单元121、图像信息寄存器138、存储器控制器120和合成处理单元133。

此外，读取单元132具有行坐标生成部分132a、像素坐标转换部分132b、命令生成部分132c、命令发出部分132d和响应数据存储缓冲器132e。

在启动读取单元132时，启动管理单元135检测存储在操作寄存器137中的诸如操作开始标志等的操作信息。当检测到操作信息时，启动管理单元135启动读取单元132。

当读取单元132在其中接收到启动指示时，行坐标生成部分132a生成用于开始读取的行坐标。这里，行坐标是包括存储有信息的存储器的存储体编号和行编号的坐标。行坐标生成部分132a从访问方法寄存器136接收访问开始存储体编号136a。访问开始存储体编号136a是从cpu160写入的信息。cpu160根据存储器110的配置信息和第二图像处理部分140的操作情况，确定读取单元132的访问开始存储体编号136a的值。当读取单元132的访问开始存储体编号136a的值与第二图像处理部分140的访问中存储体编号不相同时，存储体冲突被抑制。此外，行坐标生成部分132a从图像信息寄存器138接收主图像的简档信息138a。主图像的简档信息138a包括用于主图像开始读取的读取开始逻辑地址。读取开始逻辑地址是开始记录图像数据的逻辑地址，并且是由cpu160预先设置的逻辑地址。当行坐标生成部分132a在其中接收到访问开始存储体编号136a和读取开始逻辑地址时，行坐标生成部分132a将它们转换为行坐标，并将它们输出到像素坐标转换部分132b。随后，行坐标生成部分132a递增被包括在生成的行坐标中的行编号，并顺序地将该行编号输出到像素坐标转换部分132b。因此，行坐标生成部分132a生成与存储器的物理地址阵列相对应的行坐标，其中对应于主图像的读取开始逻辑地址的行坐标作为起点。

也就是说，行坐标生成部分132a根据第二图像处理部分的操作情况和要读取的图像数据的读取开始逻辑地址来确定行坐标。

此外，行坐标生成部分132a从像素坐标转换部分132b接收存储体转变信息。存储体转变信息是用于指示被包括在行坐标中的存储体编号的递增的信息。行坐标生成部分132a根据接收到的存储体转变信息来递增行坐标的存储体编号。此外，访问方法寄存器136将更新的存储体编号存储为访问中存储体编号136b。访问中存储体编号136b由cpu160读取，并在确定第二图像处理部分140的访问开始存储体编号时被参考。

当像素坐标转换部分132b从行坐标生成部分132a接收行坐标时，像素坐标转换部分132b将接收的行坐标转换为像素坐标，并将要读取的图像数据的像素坐标输出到命令生成部分132c。这里，像素坐标是根据图像数据的x和y坐标的像素数目的定义以及每个像素的颜色深度的位数而布置的逻辑地址。例如，像素坐标由x和y坐标表示。

将在参考图3的同时说明行坐标与像素坐标之间的关系。图3是示出根据实施例1的图像数据的行坐标和像素坐标的图。在图3中，行坐标ra和像素坐标pc对应于图像数据被布置。也就是说，图中的箭头x对应于图像的x方向(光栅方向)，并且箭头y对应于图像的y方向(线方向)。要从存储器读取的图像数据的任意像素坐标(xn，yn)包括在对应像素位置处的argb(透明度/红/绿/蓝)的亮度信息。x坐标是图像中的每个像素的x坐标及其颜色信息被布置的坐标。y坐标是图像中每个像素的y坐标。例如，图像数据在x方向上具有7680个像素并且在y方向上具有4320个像素，并且具有7680×4＝30720个字节的颜色信息，其中每个像素具有4个字节作为argb的亮度信息。此外，由30720字节布置的颜色信息的线在y方向上被布置4320行。也就是说，图3中所示的示例具有从(x0，y0)到(x7679，y4319)的像素坐标。

另一方面，当行坐标沿着光栅方向从位于线0的一端侧的像素坐标(x0，y0)被布置并且前进到位于线0的另一端侧的像素坐标(x7679，y0)时，行坐标转变到相邻线。布置行坐标，同时在从相邻线的线方向上递增存储体编号。也就是说，存储器110访问所有列，同时递增行坐标为1的存储体编号。在行编号为1的所有存储体编号在行坐标处递增之后，此时行编号递增。在本实施例中，与像素坐标(x0，y0)对应的行坐标是bank0.raw0。行坐标在光栅方向上像bank1.raw0和bank2.raw0那样布置。在bank3.raw0之后，行编号递增为bank0.raw1。

此外，在本实施例中，行1记录4096字节的图像数据。因此，例如，bank0.raw0记录从像素坐标(x0，y0)到像素坐标(x1023，y0)的4096字节的数据。此外，在记录光栅方向末端处的像素坐标的图像数据之后，bank0.raw0转变到相邻线以执行图像数据的记录。例如，当bank3.raw1记录像素坐标(x7679，y0)的图像数据时，bank3.raw1被转变到线1的像素坐标(x0，y1)以继续记录图像数据。

返回参考图2，将继续描述本实施例。在输出像素坐标时，像素坐标转换部分132b参考从行坐标生成部分132a接收的行坐标、从存储器配置信息存储单元121接收的存储器配置信息、以及被包括在图像信息寄存器138中的主图像的简档信息138a。然后，像素坐标转换部分132b按照从参考信息读取的像素坐标的顺序地生成像素坐标，并将生成的像素坐标输出到命令生成部分132c。

此外，像素坐标转换部分132b将存储体转变信息输出到行坐标生成部分132a。存储体转变信息是信息输出，其中需要核对从行坐标生成部分132a接收的行坐标和从图像信息寄存器138接收的主图像的简档信息138a，并递增行坐标中包括的存储体编号。具体地，例如，在当前读取的存储体编号中包括的所有行编号被确定为在当前读取的图像数据处被读取时，像素坐标转换部分132b将存储体转变信息输出到行坐标生成部分132a。

当命令生成部分132c接收从像素坐标转换部分132b输出的像素坐标时，命令生成部分132c生成与读取的像素坐标相对应的读取命令，并将其输出到合成处理单元133和命令发出部分132d。读取命令包括像素坐标。命令生成部分132c甚至将生成的读取命令输出到合成处理单元133。顺便提及，合成处理单元133将接收到的读取命令和处理后的合成图像数据输出到写入单元134。

命令发出部分132d接收从命令生成部分132c输出的读取命令，并接收与响应数据存储缓冲器132e的空容量有关的信息。读命令包括与像素坐标相对应的逻辑地址。在接收到这些信息时，命令发出部分132d适当地将读取命令输出到存储器控制器120。

响应数据存储缓冲器132e从存储器控制器120接收图像数据，并将接收的图像数据输出到合成处理单元133。此外，响应数据存储缓冲器132e将关于其内部空容量的信息输出到命令发出部分132d。

顺便提及，对于每个预设量的数据，分割地执行由读取单元132执行的读取处理，而不一次处理一张图像数据。例如，预设量的数据是一行的图像数据。在这种情况下，从行坐标生成部分132a输出的行坐标暂时结束一行。然后，像素坐标转换部分132b输出与针对一行的行坐标相对应的像素坐标。因此，当针对例如作为预设量的数据的一行中的每个数据来执行处理时，行坐标生成部分132a从存储器配置信息存储单元121接收关于一行的数据量的信息，并且根据接收的信息完成行坐标的生成和输出。也就是说，在这种情况下，行坐标生成部分132a根据存储器配置信息、第二图像处理部分的操作情况和读取开始逻辑地址来确定行坐标。

接下来，将在参考图4的同时描述写入单元134的细节。图4是用于描述写入单元134的功能的框图。写入单元134连接到合成处理单元133、图像信息寄存器138和存储器控制器120。

此外，写入单元134具有命令生成部分134a、发送缓冲器134b和命令发出部分134c。

命令生成部分134a接收从合成处理单元133输出的合成图像数据，并接收与这样的合成图像数据相对应的像素坐标。当命令生成部分134a在其中接收到这些信息时，命令生成部分134a根据输出图像的简档信息138c来生成用于将合成图像的图像数据写入存储器110中的写入命令，并将生成的写入命令输出到命令发出部分134c。写入命令包括合成图像的图像数据和与图像数据相对应的像素坐标。命令生成部分134a将从合成处理单元133接收的信息和输出图像的简档信息138c彼此核对，并确定是否处理了与合成图像中的所有像素相对应的合成图像数据。

发送缓冲器134b从合成处理单元133接收合成图像并对其执行缓冲，并将合成图像的图像数据和关于像素的剩余数目的信息输出到命令发出部分134c。

命令发出部分134c接收由命令产生部分134a生成的写入命令，并接收合成图像的图像数据和从发送缓冲器134b输出的像素的剩余数目。然后，命令发出部分134c将写入命令和合成图像的图像数据两者输出到存储器控制器120。

返回参考图1，将继续描述本实施例。合成处理单元133主要具有接收由读取单元132读取的多个图像数据、并合成接收的图像数据以生成合成图像的功能。合成处理单元133连接到读取单元132、写入单元134和寄存器单元131。合成处理单元133接收由读取单元132读取的多个图像数据。在本实施例中，多个图像数据例如是作为地图数据的主图像的图像数据，以及与主图像合成的图标等的从图像。合成处理单元133在参考寄存器单元131的信息的同时执行处理，并确定如何合成多个图像。由于合成多个图像的方法是相关技术，因此这里将省略其描述。合成处理单元133将与所生成的合成图像数据相对应的像素坐标和合成图像数据输出到写入单元134。

启动管理单元135管理读取单元132和写入单元134的启动。在启动读取单元132和写入单元134时，启动管理单元135从寄存器单元131检测启动寄存器值，其成为用于读取单元132和写入单元134中的每个单元的启动触发器。启动管理单元135根据检测到的启动寄存器值来指示读取单元132和写入单元134启动。

第二图像处理部分140具有与第一图像处理部分130类似的功能和配置。具体地，第二图像处理部分140具有寄存器单元141、读取单元142、合成处理单元143、写入单元144和启动管理单元145。相应配置的功能类似于第一图像处理部分130的相应配置的功能。

cpu160是半导体器件100的中央处理单元。cpu160将要开始读取的逻辑地址确定为读取开始逻辑地址，其中多个读取单元中的一个读取单元读取图像数据。

此外，cpu160通过存储器控制器120读取图像数据的简档信息。cpu160将读取的图像数据的简档信息写入被包括在第一图像处理部分130中的寄存器单元131中。同样，cpu160将读取的图像数据的简档信息写入被包括在第二图像处理部分140中的寄存器单元141中。

此外，cpu160在第一图像处理部分130读取图像数据时确定访问开始存储体编号，并将确定的访问开始存储体编号写入寄存器单元131的访问方法寄存器136中。在确定第一图像处理部分130的访问开始存储体编号时，cpu160参考被记录在访问方法寄存器146中的访问中存储体编号，该访问方法寄存器146被包括在第二图像处理部分140的寄存器单元141中。

cpu160以第一图像处理部分130和第二图像处理部分140不引起存储体冲突的方式来确定访问开始存储体编号。也就是说，cpu160确定与第二图像处理部分访问的存储体编号不同的存储体编号作为第一图像处理部分130的访问开始存储体编号。同样，cpu160在第二图像处理部分140读取图像数据时确定访问开始存储体编号，并将确定的访问开始存储体编号写入寄存器单元141的访问方法寄存器146中。cpu160将这样的访问开始存储体编号写入访问方法寄存器146，从而指示对第一图像处理部分130的访问方法。可以说cpu160包括管理如上所述的访问方法的功能。

图1中所示的存储器110的地址空间接下来将参考图5进行描述。图5是用于描述存储器110的地址空间的典型图。存储器110是诸如dram(动态随机存取存储器)等的存储器单元。在本实施例中，存储器110具有四个存储体(bank0至bank3)。此外，一个存储体具有16位的行地址(row0至row65535)。此外，例如，对应于一个行地址的逻辑地址被配置为32位。这种逻辑地址包括上述16位行地址、2位的存储体地址和14位的字节地址。顺便提及，这些地址仅作为示例示出，并且可以通过它们的设置来改变地址空间中的分配。

在本实施例中公开的示例中，将任意主图像数据分别设置到存储器110，以便从bank0和row0记录。此外，当在半导体器件100中从存储器110读取主图像或从图像的图像数据时，将读取开始逻辑地址的初始值设置到bank0和row0。顺便提及，存储器中的物理地址和读取开始逻辑地址可以不采用上述内容，只要它们由cpu160关联和管理即可。

接下来，将在参考图6的同时描述由cpu160执行的处理。图6是用于描述根据实施例的图像数据读取处理的流程图。图6示出了cpu160指示第一图像处理部分130读取图像数据的处理。

首先，cpu160重置用于输入到第一图像处理部分130的访问开始存储体编号、图像简档信息等(步骤s10)。

接下来，cpu160确定第二图像处理部分140是否在操作中(步骤s11)。具体地，cpu160读取第二图像处理部分140的操作寄存器，并从读取值中确定第二图像处理部分140在操作中。

当第二图像处理部分140不在操作中时，cpu160不确定第二图像处理部分140在操作中(步骤s11：否)。在这种情况下，由于仅第一图像处理部分130访问存储器110，因此不会发生存储体冲突。因此，cpu160基于预设的初始值来执行用于启动第一图像处理部分130的处理(步骤s15)。作为这种情况下的初始值，例如，访问开始存储体编号是bank0。此外，例如，开始访问的行编号是row0。

当第二图像处理部分140在操作中时，cpu160确定第二图像处理部分140在操作中(步骤s11：是)。在这种情况下，由于第一图像处理部分130和第二图像处理部分140访问存储器110，因此存在将发生存储体冲突的可能性。

当确定第二图像处理部分140在操作中时(步骤s11：是)，cpu160确定第一图像处理部分130和第二图像处理部分140的访问速度是否相同(步骤s12)。

当第一图像处理部分130和第二图像处理部分140的访问速度不同时，cpu160不确定第一图像处理部分130和第二图像处理部分140的访问速度是相同的(步骤s12：否)。在这种情况下，cpu160不设置第一图像处理部分130的访问开始存储体编号。因此，cpu160基于上述初始值来执行用于启动第一图像处理部分130的处理(步骤s15)。

另一方面，当第一图像处理部分130和第二图像处理部分140的访问速度相同时，cpu160确定第一图像处理部分130和第二图像处理部分140的访问速度相同(步骤s12：是)。在这种情况下，当要由第一图像处理部分130访问的存储体和要由第二图像处理部分140访问的存储体变得相同时，发生存储体冲突。因此，cpu160参考第二图像处理部分140的访问中存储体编号(步骤s13)。更具体地，cpu160读取被包括在第二图像处理部分140的寄存器单元141中的访问中存储体编号。

接下来，cpu160设置第一图像处理部分130的访问中存储体编号(步骤s14)。具体地，cpu160参考在步骤s13中读取的第二图像处理部分140中的访问中存储体编号，并确定与访问中存储体编号不冲突的存储体编号。例如，当第二图像处理部分140的访问中存储体编号是bank0时，cpu160将第一图像处理部分130的访问开始存储体编号设置为除bank0之外的编号。例如，可以基于以下等式(1)来确定第一图像处理部分130的访问开始存储体编号，：

ba＝(bn+bt/2)％bt...(1)

其中ba是第一图像处理部分130的访问开始存储体编号。bn是第二图像处理部分140的访问中存储体编号。bt是存储体的数目。在这种情况下，假设例如bn＝3且bt＝4，则ba＝1。

接下来，cpu160启动第一图像处理部分130(步骤s15)。在这种情况下，cpu160在启动第一图像处理部分130之后将在步骤s14中设置的值写入寄存器单元131的访问中存储体编号。

顺便提及，尽管图6示出了cpu160指示第一图像处理部分130读取图像数据的处理，cpu160指示第二图像处理部分140读取图像数据的处理也以与上述处理类似的方式执行。

接下来，将在参考图7和图8的同时描述在第一图像处理部分130和第二图像处理部分140读取存储器110的图像数据时的物理地址的转变。

图7是示出由第二图像处理部分140读取的物理地址的转变的典型图。图7典型地示出了存储器110中的物理地址。在图7中，对应于一行的存储器以矩形形式示出，每个存储器中存储图像数据。相同的存储体编号竖直地布置，并且相同的行编号水平地布置。存储器110具有四个存储体编号(bank0到bank3)。因此，矩形存储器水平布置在四行中。此外，存储器110具有65536个行编号(row0到row65535)。因此，对应于一行的矩形形状存储器竖直排列在65536行中。顺便提及，这里示出的存储体编号和行编号是为了描述方便起见而分配的编号。

在图7所示的示例中，第二图像处理部分140读取针对每个存储体编号的图像数据。也就是说，当指示读取开始逻辑地址时，第二图像处理部分140的读取单元142读取被存储在与读取开始逻辑地址相对应的存储体编号中的图像数据。然后，读取单元142顺序地执行读取被存储在下一个存储体编号中的图像数据的操作。具体地，读取单元142基于预设的初始值开始读取图像数据。预设的初始值例如是bank0和row0。然后，读取单元142顺序地读取存储在bank0处的所有行中的图像数据。因此，第二图像处理部分140读取针对每个存储体编号的图像数据。因此，由第二图像处理部分140读取的图像数据的行坐标的顺序与参考图3描述的图像数据的光栅方向上的行坐标的顺序是不同的。

当全部读取bank0的图像数据时，读取单元142递增存储体编号并读取bank1的图像数据。读取单元142顺序地执行这样的处理以读取bank3的所有图像数据。读取单元顺序地读取关于所有存储体的图像数据并完成其处理。在图7中，由实线表示的箭头示出了在每个存储器处的读取单元142的读取处理。此外，由虚线表示的箭头示出了当读取处理被转变时的流程。在图7中，读取单元142开始读取的存储器是存储器116。此外，读取单元142最后执行读取的存储器是存储器117。

接下来，将在参考图8的同时描述由第一图像处理部分130读取的物理地址的转变。图8是示出由第一图像处理部分130读取的每个物理地址的转变的典型图。图8示出了与图7中描述的相同的存储器配置。与第二图像处理部分一样，第一图像处理部分130读取每个存储体编号的图像数据。然而，在第一图像处理部分130中，由cpu160指示访问开始存储体编号。

例如，cpu160读取第二图像处理部分140的访问中存储体编号作为bank0。在这种情况下，例如，cpu160将第一图像处理部分130的访问中存储体编号设置为bank2。第一图像处理部分130的读取单元132读取被存储在寄存器单元131的访问方法寄存器136中的访问开始存储体编号，并开始从bank2读取图像数据。顺便提及，在本实施例中，开始读取的行编号与作为初始值的行编号是相同的row0。也就是说，第一图像处理部分130开始从bank2和row0处的存储器118读取图像数据。

当全部读取bank2的图像数据时，第一图像处理部分130递增存储体编号并读取bank3的图像数据。然后，当完全读取存储器117的图像数据时，第一图像处理部分130开始读取bank0和row0处的存储器116的图像数据。在图8中，用虚线箭头表示从存储器117到存储器116的转变。第一图像处理部分130以这种方式顺序地读取每个存储体编号的图像数据，并且执行读取一直到bank1和row65535处的存储器119。

接下来，将在参考图9的同时描述第一和第二图像处理部分130和140的访问状态。图9是用于描述第一图像处理部分130和第二图像处理部分140的访问状态的图。在图9中，横轴表示时间。即，图9图示了第一图像处理部分130和第二图像处理部分140中的每一个进行访问的物理地址。

在时间t0到t1，第一图像处理部分130在bank0和row0的存储器处访问图像1的图像数据。另一方面，第二图像处理部分140在bank2和row16200的存储器处访问图像1的图像数据。在时间t1到t2，第一图像处理部分130在bank0和row8100的存储器处访问图像2的图像数据。另一方面，第二图像处理部分140在bank2和row24300的存储器处访问图像2的图像数据。

因此，第一图像处理部分130和第二图像处理部分140根据相同的处理速度分别访问不同存储体编号的图像数据。此外，第一图像处理部分130和第二图像处理部分140交替地访问图像1的图像数据和图像2的图像数据，并读取它们的图像数据。在这种情况下，例如，由第一图像处理部分130在时间t0到t1读取的图像1的图像数据的像素坐标、以及由第一图像处理部分130在时间t1到t2读取的图像2的图像数据的像素坐标彼此对应。通过以这种方式读取图像数据，半导体器件100能够顺序地读取分别与主图像和从图像相对应的图像数据。

第一图像处理部分130在时间t0到t3读取存储在bank0中的图像1和2的图像数据。然后，在时间t3之后，第一图像处理部分130递增存储体编号并顺序地读取bank1的图像数据。同时，第二图像处理部分140在时间t0到t3读取存储在bank2中的图像1和2的图像数据。然后，在时间t3之后，第二图像处理部分140递增存储体编号并顺序地读取bank3的图像数据。因此，在半导体器件100中，第一图像处理部分130和第二图像处理部分140分别读取多个图像数据，同时避免存储体冲突。

利用上述配置，实施例1能够提供一种抑制处理延迟的半导体器件。

顺便提及，尽管已经通过示例描述了图像数据的合成处理，但是处理不限于该示例。当采用多个处理系统读取跨多个存储体存储的数据的这样的处理时，也可以获得类似的效果。即使在例如用于从图像去除噪声的噪声去除处理、用于图像交错到逐行转换的处理等的情况下，也可以获得类似的效果。此外，要读取的数据也不限于图像数据。当采用跨多个存储体存储的数据并且其中不对每个要读取的存储体的顺序施加限制时，也可以获得类似的效果。即使在随后要描述的其他实施例及其修改的情况下，这些效果也是类似的。

<实施例1的修改>

接下来将在参考图10的同时描述实施例1的修改。图10是根据实施例1的修改的半导体器件的框图。图10所示的根据实施例1的修改的半导体器件200在指示访问方法的配置方面与根据图1所示的实施例的半导体器件100不同。

半导体器件200具有存储器控制器120、第一图像处理部分230、第二图像处理部分240、访问方法指示部分250和cpu160，作为主要配置。

第一图像处理部分230具有寄存器单元131、读取单元132、合成处理单元133和写入单元134。第一图像处理部分230连接到访问方法指示部分250而不是启动管理单元135。第二图像处理部分240具有寄存器单元141、读取单元142、合成处理单元143和写入单元144。第二图像处理部分240连接到访问方法指示部分250而不是启动管理单元145。

访问方法指示部分250指示第一图像处理部分230和第二图像处理部分240关于针对存储器110的访问方法，以避免发生存储体冲突。具体地，访问方法指示部分250连接到被包括在存储器控制器120中的存储器配置信息存储单元121，以读取存储器配置信息。此外，访问方法指示部分250连接到被包括在第一图像处理部分230中的寄存器单元131，以读取由第一图像处理部分230处理的图像数据的简档信息。同样，访问方法指示部分250连接到被包括在第二图像处理部分240中的寄存器单元141，以读取由第二图像处理部分240处理的图像数据的简档信息。

此外，访问方法指示部分250监控第一图像处理部分230和第二图像处理部分240的操作情况。也就是说，访问方法指示部分250监控第一图像处理部分230和第二图像处理部分240是否在操作中，并监控他们访问的存储体编号。

此外，访问方法指示部分250确定关于第一图像处理部分230和第二图像处理部分240的读取开始逻辑地址，并将确定的读取开始逻辑地址向它们输出。

也就是说，访问方法指示部分250具有管理针对读取单元132和142中的每个读取单元的访问方法的功能。也就是说，访问方法指示部分250根据每个读取单元的存储器配置信息和操作情况，确定读取开始存储体编号，并且向每个读取单元指示所确定的读取开始存储体编号。

通过采用这样的配置，实施例1的修改能够提供一种抑制处理延迟的半导体器件。

顺便提及，实施例1的修改不限于上述内容。例如，根据实施例1的半导体器件可以具有三个或更多个图像处理部分。而且，根据实施例1的半导体器件可以具有一个访问方法指示部分。此外，每个图像处理部分可以具有启动管理单元。在这种情况下，访问方法指示部分连接到例如多个图像处理部分，以监控相应图像处理部分的操作情况，并将读取开始存储体编号输出到每个图像处理部分，以避免它们之间的访问冲突。

<实施例2>

接下来将在参考图11的同时描述实施例2。图11是根据实施例2的半导体器件的框图。根据图11所示的实施例2的半导体器件300与根据图10所示的实施例1的修改的半导体器件的不同之处在于，半导体器件300有一个显示接口。此外，半导体器件300包括具有启动管理单元335的第一图像处理部分330和具有启动管理单元345的第二图像处理部分340。

半导体器件300具有存储器控制器120、cpu160、第一图像处理部分330、第二图像处理部分340、访问方法指示部分350和显示接口单元380，作为主要配置。

第一图像处理部分330与根据实施例1的第一图像处理部分的不同之处在于，第一图像处理部分330连接到显示接口单元380。除了将经过合成处理的合成图像写入存储器110中的功能之外，第一图像处理部分330还具有将该经过合成处理的合成图像输出到显示接口单元380的功能。也就是说，第一图像处理部分330至少具有用于选择用以输出合成图像的目的地的开关(未示出)。因此，第一图像处理部分330选择将合成图像输出到显示接口单元380或者写入单元334。

此外，第一图像处理部分330具有启动管理单元335。启动管理单元335管理读取单元332和写入单元334的启动。在启动读取单元332和写入单元334时，启动管理单元335从寄存器单元331读取启动寄存器值，该启动寄存器值成为用于读取单元332和写入单元334中的每一个的启动触发器。启动管理单元335指示读取单元332和写入单元334根据读取的启动寄存器值来启动。

访问方法指示部分350读取被包括在第一图像处理部分330中的规定寄存器，从而检测用以输出合成图像的目的地。访问方法指示部分350根据检测到的输出目的地来确定针对读取单元332的访问方法。

例如，访问方法指示部分350能够确定两种访问方法。第一访问方法是实施例1中描述的方法。也就是说，第一访问方法顺序地执行以下操作：读取被包括在读取开始逻辑地址中的存储体编号的图像数据，以及在完成了该存储体编号的图像数据的读取之后读取下一个存储体编号的图像数据。此外，第二访问方法顺序地执行沿着光栅方向从读取开始逻辑地址读取图像数据的操作。也就是说，如图3中所描述的那样，当读取对应于一行的图像数据时，沿着光栅方向读取图像数据的第二访问方法递增存储体编号。然后，当读取了规定行编号的所有存储体编号的图像数据时，第二访问方法递增行编号。访问方法指示部分350指示读取单元关于这些访问方法中的任何一种访问方法。

具体地，当针对合成图像的输出目的地是用于写入单元334时，访问方法指示部分350指示读取单元332根据第一访问方法访问存储器110。也就是说，访问方法指示部分350根据从存储器配置信息存储单元121接收的存储器配置信息和第二图像处理部分340的操作情况，来确定读取开始存储体编号。然后，访问方法指示部分350指示读取单元332关于所确定的读取开始存储体编号。

另一方面，当针对合成图像的输出目的地是用于显示接口单元380时，访问方法指示部分350不向读取单元332指示第一访问方法。利用由访问方法指示部分350的第一访问方法的非指示，读取单元332根据与连接到显示接口单元380的显示单元的显示方法相对应的顺序来读取图像数据。与显示单元的显示方法相对应的顺序是例如根据图像的光栅数据的布置顺序执行的访问。也就是说，读取单元332通过第二访问方法执行访问。

因此，半导体器件300具有用于将图像数据输出到显示单元的显示接口单元380，以及用于将图像数据写入存储器110中的写入单元334。然后，访问方法指示部分350根据针对由读取单元332读取的图像数据的输出目的地是用于显示接口单元380还是写入单元334来选择访问方法。

下面将描述具有为合成图像选择输出目的地的配置的示例。首先，cpu160将针对合成图像的输出目的地记录到被包括在第一图像处理部分330中的规定寄存器中。在启动第一图像处理部分330时，启动管理单元335从规定寄存器的值检测针对合成图像的输出目的地。当针对合成图像的输出目的地用于显示接口单元380时，启动管理单元335将规定的请求信号输出到访问方法指示部分350。在从启动管理单元335接收到规定的请求信号时，访问方法指示部分350对应地停止访问开始存储体编号到读取单元332的指示。

下面将描述具有为合成图像选择输出目的地的配置的另一示例。

首先，cpu160将针对合成图像的输出目的地记录到被包括在第一图像处理部分330中的规定寄存器中。访问方法指示部分350读取被包括在第一图像处理部分330中的规定寄存器，以检测针对合成图像的输出目的地。访问方法指示部分350根据检测到的输出目的地来确定是否向读取单元332指示第一访问方法。

还可以以下面的方式描述访问方法指示部分350的上述功能。当针对由读取单元332读取的图像数据的输出目的地是用于写入单元334时，访问方法指示部分350确定第一访问方法。此外，当针对由读取单元332读取的图像数据的输出目的地是用于显示接口单元380时，访问方法指示部分350确定第二访问方法。

另一方面，当访问方法指示部分350指示对第二图像处理部分340的读取单元342的访问方法时，访问方法指示部分350参考由第一图像处理部分332的读取单元332执行的访问方法。然后，访问方法指示部分350根据由读取单元332执行的访问方法来确定读取单元342的访问方法。

当针对由第一图像处理部分330生成的合成图像数据的输出目的地是用于写入单元334时，根据实施例2的半导体器件300根据与实施例1一样的第一访问方法来执行读取处理。因此，在这种情况下，半导体器件300在读取图像数据时避免了存储体冲突。

当针对由第一图像处理部分330生成的合成图像数据的输出目的地是用于显示接口单元380时，根据实施例2的半导体器件300与根据实施例1的半导体器件的不同之处在于实施例1中描述的配置。在这种情况下，第一图像处理部分330通过第二访问方法执行读取处理，以用于根据每个图像的光栅数据的布置顺序来访问图像数据。另一方面，第二图像处理部分340通过第一访问方法来执行读取处理，该第一访问方法读取存储在被包括在读取开始逻辑地址中的存储体编号中的图像数据。

因此，当第一图像处理部分330基于第二访问方法执行处理、并且第二图像处理部分340基于第一访问方法执行处理时，由第一图像处理部分330对存储器110执行的访问以及由第二图像处理部分340对存储器110执行的访问以恒定的概率彼此冲突。具体地，当存储器110的逻辑地址包括四个存储体时，存在存储体冲突的概率为1/4，即25％。然而，在这种情况下，可以预测存储体冲突将发生的概率。因此，可以抑制在存储体冲突的预测范围内的处理速度的延迟。

此外，在这种情况下针对将由第二图像处理部分340访问的每个存储体设置的访问方法接近于图像数据的线方向。因此，由第一图像处理部分330执行的上述访问方法和沿着光栅方向的访问方法具有接近于正交的关系。因此，即使发生存储体冲突，也可以在短时间段内解决存储体冲突。

根据如上所述的实施例2，可以提供一种抑制处理延迟的半导体器件。

<实施例3>

接下来将在参考图12的同时描述实施例3。图12是根据实施例3的半导体器件的框图。根据图12中所示的实施例3的半导体器件400与根据图1所示的实施方式1的半导体器件100的不同之处在于启动管理单元的配置。根据实施例3的半导体器件400具有将分别由多个图像处理部分读取的图像数据的图像简档作比较的功能。此外，根据实施例3的半导体器件400与根据实施例1的半导体器件的不同之处在于由启动管理单元指示的访问方法。

半导体器件400具有存储器控制器120、cpu160、第一图像处理部分430和第二图像处理部分440，作为主要配置。

第一图像处理部分430具有寄存器单元431、读取单元432、合成处理单元433、写入单元434和启动管理单元435。此外，第二图像处理部分440具有寄存器单元441、读取单元442、合成处理单元443、写入单元444和启动管理单元445。

读取单元432与实施例1中的读取单元的不同之处在于，读取单元432不执行顺序生成行坐标的处理和将行坐标转换为像素坐标的处理。也就是说，读取单元432不具有行坐标生成部分和像素坐标转换部分。

启动管理单元435检测存储在寄存器单元431中的信息，以指示读取单元432和写入单元434启动。此外，启动管理单元435检测存储在寄存器单元431中的信息，以向读取单元432指示第三访问方法。启动管理单元445还具有与启动管理单元435类似的配置。

此外，启动管理单元435和启动管理单元445彼此连接。启动管理单元435接收与由第一图像处理部分430从寄存器单元431读取的图像数据的简档信息中包括的块大小有关的信息。此外，启动管理单元445接收与由第二图像处理部分440从寄存器单元441读取的图像数据的简档信息中包括的块大小有关的信息。块大小是由图像处理部分一次读取的图像数据的大小，并且包括例如通过将行大小乘以存储体的数目、与1条线的图像相对应的字节数等而获得的块大小。

例如，当第一图像处理部分430开始读取图像数据时，启动管理单元435从启动管理单元445接收由第二图像处理部分440读取的图像的简档信息。然后，启动管理单元435将由第二图像处理部分440读取的图像的简档信息与要由第一图像处理部分430读取的图像的简档信息作比较。作为比较的结果，当它们在块大小上彼此不同、并且将发生存储体冲突的概率小于预设值时，则启动管理单元435不向读取单元432指示第三访问方法。这里，关于第三访问方法的非指示是采用基于预设初始值的访问方法。例如，基于预设初始值的访问方法是沿着每个图像的光栅数据的布置来访问图像数据。也就是说，在这种情况下，读取单元432通过第二访问方法执行访问。

另一方面，当由第二图像处理部分440读取的图像的简档信息以及由第一图像处理部分430读取的图像的简档信息具有共同的块大小、并且将发生存储体冲突的概率超过预设值时，启动管理单元435向读取单元432指示第三访问方法。

将在参考附图的同时描述启动管理单元435指示读取单元432的第三访问方法。首先，图13是示出当第二图像处理部分440通过第二访问方法读取图像数据时逻辑地址的转变的典型图。如上所述，第二访问方法是沿着每个图像的光栅数据的布置进行访问的方法。图13典型地示出了如图7所示的存储器110的内部。

在图13所示的示例中，块大小是与图13所示的一个水平行(1个行×4个存储体)相对应的数据。第二图像处理部分440在将每个块中的存储体编号递增到一个读取处理的同时读取图像数据。在图13中，由实线表示的箭头表示读取单元442的访问顺序。此外，由虚线表示的箭头表示读取单元442的访问被转变到的逻辑地址。

当指示读取开始逻辑地址时，第二图像处理部分440的读取单元442读取存储在被包括在读取开始逻辑地址中的行编号中的图像数据。然后，读取单元442读取存储在相同行编号中的下一个存储体编号的图像数据。此外，读取单元442读取存储在相同行编号中的所有存储体编号的图像数据，同时递增存储体编号。当完成存储在相同行编号中的图像数据的读取时，读取单元442转变到下一行编号，在此处它以相同的方式读取这样的行编号的图像数据。

在图13的示例中，读取单元442从bank0和row0的存储器411开始读取。然后，当完成存储在bank0和row0的存储器中的图像数据的读取时，读取单元442递增存储体编号，并读取存储在bank1和row0的存储器中的图像数据。当完成对bank3和row0的图像数据的读取时，读取单元442转变到行编号1，在此处它读取存储在bank0和row1的存储器中的图像数据。最后，读取单元442以这种方式顺序读取图像数据，并读取存储在bank3和row65535的存储器412中的图像数据。

接下来将在参考图14的同时描述由第一图像处理部分430读取的逻辑地址的转变。图14是示出当第一图像处理部分430通过第三访问方法读取图像数据时逻辑地址的转变的典型图。在图14所示的示例中，块大小是与图14中所示的一个水平行相对应(1个行×4个存储体)的数据。第一图像处理部分430读取图像数据，同时相对于一个读取处理来递减每个块中的存储体编号。

当指示读取开始逻辑地址时，第一图像处理部分430的读取单元432读取存储在被包括在读取开始逻辑地址中的行编号中的图像数据。然后，读取单元432读取存储在相同行编号中的下一个存储体编号的图像数据。此外，读取单元432读取存储在相同行编号中的所有存储体编号的图像数据，同时递减存储体编号。当完成存储在相同行编号中的图像数据的读取时，读取单元432转变到下一行编号，在此处它以相同的方式读取这样的行编号的图像数据。

在图14的示例中，读取单元432从bank3和row0的存储器413开始读取。然后，当完成存储在bank3和row0的存储器中的图像数据的读取时，读取单元432递减存储体编号，并读取存储在bank2和row0的存储器中的图像数据。当完成对bank0和row0的图像数据的读取时，读取单元432转变到行编号1，在此处它读取存储在bank3和row1的存储器中的图像数据。最后，读取单元432以这种方式顺序读取图像数据，并读取存储在bank0和row65535的存储器414中的图像数据。

接下来，将在参考图15的同时描述第一和第二图像处理部分430和440的访问状态。图15是用于描述第一图像处理部分430和第二图像处理部分440的访问状态的图。在图15中，横轴表示时间。也就是说，图15示出了第一图像处理部分430和第二图像处理部分440中的每个部分获得访问的逻辑地址。

在时间t0到t1，第一图像处理部分430访问bank0和row0。另一方面，第二图像处理部分440访问bank3和row0。接下来，在时间t1到t2，第一图像处理部分430访问bank1和row0。另一方面，第二图像处理部分440访问bank2和row0。

在时间t0到t4，第一图像处理部分430在递增存储体编号的同时访问row0的图像数据。在时间t0到t4，第二图像处理部分440在递减存储体编号的同时访问row0的图像数据。结果，在访问相同行编号的第一和第二图像处理部分430和440之间不发生存储体冲突。同样地，在时间t4之后，第一图像处理部分430和第二图像处理部分440访问行编号n，同时避免存储体冲突。

通过采用这样的配置，当多个读取单元对具有共同简档信息的图像数据执行读取访问时，它们能够在避免存储体冲突的同时进行访问。根据如上所述的实施例3，可以提供一种抑制处理延迟的半导体器件。

<实施例4>

接下来将在参考图16的同时描述实施例4。图16是根据实施例4的图像处理系统的框图。根据图16所示的实施例4的图像处理系统600是包括根据上述实施例1至3的半导体器件中的任一半导体器件的图像处理系统。图像处理系统600配备有多个相机、多个电视调谐器和多个显示单元。图像处理系统600通过被包括在半导体器件中的多个图像处理部分，并行地对存储在存储器中的多个图像执行合成处理。

图像处理系统600配备有存储器510、半导体器件500、第一相机601、第一电视调谐器602、第一显示单元603、第二相机604、第二电视调谐器605、第二显示单元606等等。

第一相机601、第一电视调谐器602、第二相机604和第二电视调谐器605是分别生成图像的设备。第一相机601、第一电视调谐器602、第二相机604和第二电视调谐器605分别将所生成的图像输出到半导体器件500。

半导体器件500具有存储器控制器520、cpu560、第一图像处理部分530、第二图像处理部分540、访问方法指示部分550等等，它们连接到存储器510。此外，半导体器件500具有第一相机输入接口501、第一调谐器接口502、第一显示接口503、第二相机输入接口504、第二调谐器接口505和第二显示接口506等等。

例如，图像处理系统600将分别从第一相机601、第一电视调谐器602和第二相机604输入的图像存储在存储器510中。然后，半导体器件500预先合成存储在存储器510中的这些图像以及存储在存储器510中的图标数据。此时，例如，第一图像处理部分530合成从第一相机601获取的图像数据、从第一电视调谐器602获取的图像数据、以及存储在存储器510中的图标a。同时，第二图像数据处理部分540合成从第一相机601获取的图像数据、从第二电视调谐器605获取的图像数据、以及存储在存储器510中的图标b。

通过在这样的系统中使用上述实施例中描述的半导体器件，采用这种配置使得能够在避免存储体冲突的同时访问存储器510。因此，根据实施例4，可以提供一种抑制处理延迟的图像处理系统。

尽管已经基于优选实施例具体描述了本发明人在上面做出的本发明，但是本发明不限于已经描述的实施例。显然，在不脱离本发明的主旨的范围内可以对本发明进行各种改变。

上述实施例中的一些或全部实施例也可以在以下附录中描述，但不限于以下附录。

(附录1)

一种半导体器件，包括：

多个读取单元，其读取存储在具有多个存储体的存储器中的数据，该数据跨该多个存储体而存储在该存储器中；以及

访问方法管理部分，当读取单元中的一个读取单元读取该数据时，该访问方法管理部分根据除该一个读取单元之外的读取单元的操作情况，确定作为要开始读取的存储体编号的读取开始存储体编号，并且将所确定的该读取开始存储体编号指示给该一个读取单元。

(附录2)

附录1中描述的半导体器件，其中访问方法管理部分确定与除正在访问的该一个读取单元之外的读取单元中的每个读取单元正在访问的存储体编号不同的存储体编号，以作为读取开始存储体编号的存储体编号。

(附录3)

附录2中描述的半导体器件，进一步包括存储器配置信息存储单元，其存储该存储器的存储器配置信息以及该存储器中的该数据的读取开始逻辑地址，

其中该读取单元根据该读取开始存储体编号、该存储器配置信息以及该读取开始逻辑地址，确定用以访问该存储器的逻辑地址。

(附录4)

附录3中描述的半导体器件，其中当该读取开始存储体编号被指示时，该读取单元顺序地执行以下操作：读取存储在该读取开始存储体编号的该存储体中的该数据；以及在该读取单元完成该数据的读取之后，读取存储在存储器编号与经历该读取的完成的存储体编号不同的存储体中的该数据。

(附录5)

附录1中描述的半导体器件，其中数据是图像数据，以及

其中访问方法管理部分进一步向每个读取单元指示第一访问方法和第二访问方法中的任一项，该第一访问方法顺序地执行以下操作：读取存储在读取开始存储体编号的存储体中的数据；以及在完成读取存储在存储体编号的存储体中的数据之后，读取存储在存储器编号与经历该读取的完成的存储体编号不同的存储体中的数据，该第二访问方法顺序地执行从该数据的读取操作以开始沿着图像光栅方向读取。

(附录6)

附录5中描述的半导体器件，进一步包括：

显示接口单元，用于将该数据输出到显示单元；以及

写入单元，其将该数据写入该存储器中，

其中该访问方法管理部分根据由该一个读取单元读取的数据被输出的目的地是显示接口单元还是写入单元，选择访问方法。

(附录7)

附录6中描述的半导体器件，其中当由该一个读取单元读取的该数据被输出的目的地是写入单元时，该访问方法管理部分确定该第一访问方法，以及

其中当由该一个读取单元读取的数据被输出的目的地是显示接口单元时，该访问方法管理部分确定该第二访问方法。

(附录8)

附录5中描述的半导体器件，其中当该一个读取单元被启动时，该访问方法管理部分根据针对存储器的访问方法来确定针对该一个读取单元的访问方法，该访问方法由除该一个读取单元之外的读取单元中的每个读取单元执行。

(附录9)

附录5中描述的半导体器件，其中在该一个读取单元启动时，当由除该一个读取单元之外的读取单元执行的访问方法包括该第二访问方法时，该访问方法管理部分确定关于该一个读取单元的第一访问方法。

(附录10)

附录3中描述的半导体器件，其中读取单元包括第一读取单元和第二读取单元，以及

其中该访问方法管理部分指示第一读取单元在递增存储体编号的同时读取数据，并且进一步指示第二读取单元在递减存储体编号的同时读取数据。

(附录11)

一种数据处理系统，包括：

数据生成设备，其生成数据；

存储数据的存储器；以及

附录1中描述的半导体器件。

(附录12)

一种数据读取方法，包括以下步骤：

提供多个读取单元，其读取存储在具有多个存储体的存储器中的数据，该数据跨该多个存储体而存储在该存储器中；

当读取单元中的一个读取单元读取该数据时，根据除该一个读取单元之外的读取单元的操作情况，确定作为要开始读取的存储体编号的读取开始存储体编号；以及

将所确定的该读取开始存储体编号指示给该一个读取单元。

(附录13)

附录12中描述的数据读取方法，包括以下步骤：执行确定与除正在访问的一个读取单元之外的读取单元中的每个读取单元正在访问的存储体编号不同的存储体编号、以作为读取开始存储体编号的确定处理。

(附录14)

附录13中描述的数据读取方法，包括以下步骤：

进一步存储该存储器的存储器配置信息以及该数据的读取开始逻辑地址；以及

根据该读取开始存储体编号、该存储器配置信息以及该读取开始逻辑地址，确定用以访问该存储器的逻辑地址。

(附录15)

附录14中描述的数据读取方法，包括以下步骤：当读取开始存储体编号被指示时，使该读取单元顺序地执行以下处理：读取存储在该读取开始存储体编号的该存储体中的该数据；以及在读取单元完成数据的读取之后，读取存储在与经历该读取的完成的存储体编号不同的存储器编号的存储体中的该数据。

(附录16)

附录12中描述的数据读取方法，其中数据是图像数据，该方法包括以下步骤：

向每个读取单元指示第一访问方法和第二访问方法中的任一项，该第一访问方法顺序地执行以下处理：读取存储在读取开始存储体编号的存储体中的数据；以及在完成读取存储在存储体编号的存储体中的数据之后，读取存储在存储器编号与经历该读取的完成的存储体编号不同的存储体中的数据，该第二访问方法顺序地执行从该数据的读取处理以开始沿着图像光栅方向读取。

(附录17)

附录16中描述的数据读取方法，

其中在读取单元中，存在将数据输出到显示接口单元的情况，或者将数据输出到将数据写入到存储器中的写入单元的情况，该方法包括以下步骤：

根据输出数据的目的地是显示接口单元还是写入单元，确定访问方法。

(附录18)

附录17中描述的数据读取方法，包括以下步骤：

当由该一个读取单元读取的数据被输出的目的地是写入单元时，将指示给读取单元的访问方法限定为第一访问方法；以及

当由该一个读取单元读取的数据被输出的目的地是显示接口单元时，将指示给读取单元的访问方法限定为第二访问方法。

(附录19)

附录14中描述的数据读取方法，包括以下步骤：根据针对存储器的访问方法来确定该一个读取单元的访问方法，该访问方法由除了该一个读取单元之外的读取单元中的每个读取单元执行。

(附录20)

附录17中描述的数据读取方法，包括以下步骤：在该一个读取单元启动时，当由除该一个读取单元之外的读取单元执行的访问方法包括该第二访问方法时，确定针对该一个读取单元的访问方法是第一访问方法。

(附录21)

附录12中描述的数据读取方法，其中读取单元包括第一读取单元和第二读取单元，该方法包括以下步骤：

指示第一读取单元在递增存储体编号的同时读取数据，并且指示第二读取单元在递减存储体编号的同时读取数据。

(附录22)

一种数据读取程序，包括以下步骤：

使计算机存储存储器的存储器配置信息，在该存储器中存储有数据；

使计算机提供多个读取单元，其读取存储在存储器中的数据；

使计算机确定当读取单元中的一个读取单元读取该数据时，根据除一个读取单元之外的读取单元的操作情况，确定作为要开始读取的存储体编号的读取开始存储体编号；以及

使计算机将所确定的读取开始存储体编号指示给该一个读取单元。

(附录23)

附录22中描述的数据读取程序，包括以下步骤：

使数据的简档信息被进一步存储；以及

使读取开始逻辑地址根据该存储器配置信息、除该一个读取单元之外的读取单元的操作情况以及该简档信息而被确定。

(附录24)

在附录23中描述的数据读取程序，其中存储器具有多个存储体，逻辑地址包括指示存储体中的哪个存储体被给出的存储体编号，该方法包括以下步骤：

将读取开始逻辑地址确定为逻辑地址，该逻辑地址包括与除一个读取单元之外的读取单元中的每个读取单元正在访问的存储体编号不同的存储体编号。

(附录25)

附录24中描述的数据读取程序，包括以下步骤：

当读取开始逻辑地址被指示给读取单元时，顺序地执行以下处理：读取被包括在读取开始逻辑地址中的存储体编号的数据；以及在完成读取存储存储体编号的数据之后读取下一个存储体编号的数据。

(附录26)

附录22中描述的数据读取程序，其中该数据是图像数据，该程序包括以下步骤：

向每个读取单元指示第一访问方法和第二访问方法中的任一项，该第一访问方法顺序地执行以下操作：读取被包括在读取开始逻辑地址中的存储体编号的数据；以及在完成读取存储体编号的数据之后，读取下一个存储体编号的数据，该第二访问方法顺序地执行从该数据沿着图像光栅方向读取该数据的操作以开始读取。

(附录27)

附录26中描述的数据读取程序，其中在读取单元中，存在将数据输出到显示接口单元的情况，或者将数据输出到将数据写入到存储器中的写入单元的情况，

该程序包括以下步骤：

根据输出数据的目的地是显示接口单元还是写入单元，确定访问方法。

(附录28)

附录27中描述的数据读取程序，包括以下步骤：

当由该一个读取单元读取的数据被输出的目的地是写入单元时，将向读取单元指示的访问方法限定为第一访问方法；以及

当由该一个读取单元读取的数据被输出的目的地是显示接口单元时，将向读取单元指示的访问方法限定为第二访问方法。

(附录29)

附录24中描述的数据读取程序，包括以下步骤：当该一个读取单元被启动时，根据由除该一个读取单元之外的读取单元中的每个读取单元执行的、针对该存储器的访问方法，确定针对该一个读取单元的访问方法。

(附录30)

附录27中描述的数据读取程序，包括以下步骤：在该一个读取单元启动时，当由除一个读取单元之外的读取单元执行的访问方法包括该第二访问方法时，确定针对该一个读取单元的访问方法是第一访问方法。

(附录31)

附录22中描述的数据读取程序，其中读取单元包括第一读取单元和第二读取单元，该程序包括以下步骤：

指示第一读取单元在递增存储体编号的同时读取数据，并且指示第二读取单元在递减存储体编号的同时读取数据。