一种NANDFlash时序测试方法与流程

本发明涉及存储芯片测试技术领域，具体涉及一种nandflash时序测试方法。

背景技术：

目前由于芯片集成度较高，对nandflash芯片的测试通常由自动测试设备(ate)执行；测试过程中通过比较由芯片输入、输出的数据是否相同判断此芯片是否存在故障。

而现有nandflash芯片接口多为ddr3模式，在ddr3模式下数据传输速率为800mt/s，数据传输周期为2.5ns；随着数据传输速率增加，由ate工艺造成的缺陷所产生的寄生电容干扰现象就会被放大；具体地，当芯片工作频率较高时，寄生电容存储的电荷将对电路特性产生干扰。由于脉冲间隔太短，寄生电容来不及放电，导致本应恒定的参考电压持续增加；致使测试过程中测量的相关时序参数不准确，最终导致后续测试将无法进行；无法正常对ddr3模式下的nandflash进行时序测试。

技术实现要素：

为了克服现有自动测试设备无法正常对ddr3模式下的nandflash进行时序测试的技术问题，本发明提供一种nandflash时序测试方法。

本发明所述的nandflash时序测试方法，步骤包括：

获取nandflash的每一page中所有的存储数据；

对此nandflash的每一page进行读操作，获得若干读取数据，并移动采样脉冲的位置，对读取数据进行采集，获得若干采集数据；

将存储数据与采集数据进行比较，并将page中每个字节的比较结果存储到错误捕捉存储器中；

将错误捕捉存储器中存储的所有比较结果划分为多个区域，获取每个区域各自对应的数据有效窗口时间tdvw和数据有效区域时间tstrobe；

根据每个区域各自对应的数据有效窗口时间tdvw和数据有效区域时间tstrobe，判断nandflash是否故障。

优选地，将错误捕捉存储器中存储的所有比较结果划分为多个区域的步骤包括：

将比较结果按相应行地址和列地址存储在错误捕捉存储器中对应位置，其中，行地址代表采样脉冲的移位次数，列地址代表字节地址；

按照若干列地址将错误捕捉存储器划分为n个区域。

优选地，获取每个区域各自对应的数据有效窗口时间tdvw的步骤包括：

对错误捕捉存储器中每个区域内的比较结果按行进行扫描，并记录每个区域内比较结果为0的个数a；

获取每一比较结果为0对应的测试时间t；

根据每个区域内比较结果为0对应测试时间t和个数a，计算每个区域各自对应的数据有效窗口时间tdvw，计算公式如下：

tdvw＝at；

其中，tdvw的单位为：ns，t的单位为：ns。

优选地，获取每个区域各自对应的数据有效区域时间tstrobe的步骤包括：

对错误捕捉存储器中每个区域内的比较结果按行进行扫描，并依次判断每个区域各行内存储的比较结果是否均为0；

若此区域内一行存储的所有比较结果首次出现均为0，则此行对应的扫描时间为此区域对应的数据有效区域时间tstrobe。

优选地，判断nandflash是否故障的步骤包括：

计算第一区域对应的数据有效区域时间tstrobe和第二区域对应的数据有效区域时间tstrobe差的绝对值，得出计算结果；并判断计算结果与差值要求的关系；

若计算结果大于差值要求，则将此第一区域对应的数据有效区域时间tstrobe写入时钟设置存储器中，并对时钟设置存储器的使用个数加1；若计算结果小于等于差值要求，则将继续计算，且时钟设置存储器的使用个数保持不变；其中，时钟设置存储器使用个数的初始值为1；

依次计算第yn区域和第yn+2区域的计算结果；并判断计算结果与差值要求的关系；其中，n＝1、2、3……(n-2)；

若计算结果大于差值要求，则将此第yn区域对应的数据有效区域时间tstrobe写入时钟设置存储器中，对时钟设置存储器的使用个数加1，并判断时钟设置存储器的使用个数与故障个数要求的关系；若计算结果小于等于差值要求，则将继续上一步操作，直至结束；

若时钟设置存储器的使用个数大于故障个数要求，则判断nandflash出现故障；若小于等于，则判断nandflash未出现故障。

优选地，采样脉冲的采样频率为400mhz，采样脉冲的占空比为：0.5。

优选地，按照时间间隔0.01ns移动采样脉冲的位置。

优选地，差值要求的取值范围为：大于0ns，且小于等于0.17ns。

优选地，故障个数要求的取值范围为：1至16。

优选地，错误捕捉存储器中区域个数n的取值范围为：1至64。

综上所述，本发明所述的nandflash时序测试方法，与现有测试方法相比，将只记录整个page的输入、输出的比较结果，扩展为记录整个page中所有字节的输入、输出的比较结果，并将每个字节的比较结果对应存储在分为多个区域的错误捕捉存储器中，通过对每个区域进行测试得到与之对应的数据有效窗口时间tdvw和数据有效区域时间tstrobe，并根据每个区域对应的数据有效窗口时间tdvw和数据有效区域时间tstrobe可以判断出此nandflash是否故障，避免因测试设备本身的寄生电容干扰现象导致测试无法进行；同时，多时钟设置存储器的应用使ate克服由芯片在ddr3模式下时序偏移产生的干扰正确采集芯片的输出数据，为后续功能性测试提供可靠的测试环境，无需对设备硬件进行改造，依然可以对ddr3模式下的nandflash进行时序测试，克服了测试设备的频率限制，降低了测试成本。

附图说明

图1是本发明涉及的nandflash时序测试方法流程图；

图2是采用传统时序测试方法信号输出时每个字节的有效时间tac和无效时间tinvalid分布图；

图3是32gb的nandflash的错误捕捉存储器中存入数据的逻辑地址；

图4是采用传统时序测试方法测试ddr3模式下nandflash，信号输出时每个字节的有效时间tac和无效时间tinvalid统计图；

图5是采用本发明涉及的时序测试方法信号输出时每个区域的数据有效窗口时间tdvw和数据有效区域时间tstrobe分布图；

图6是采用传统时序测试方法和本发明涉及的时序测试方法测得的每个区域的数据有效窗口时间tdvw结果对比图。

具体实施方式

下面结合附图说明根据本发明的具体实施方式。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明并不限于下面公开的具体实施例的限制。

目前由于芯片集成度较高，对nandflash芯片的测试通常由自动测试设备(ate)执行；测试过程中通过比较由芯片输入、输出的数据是否相同判断此芯片是否存在故障。

ddr3模式相比sdr模式多了数据选取脉冲(dqs)。dqs信号在读取操作使能后由芯片内部产生，用来在一个时钟周期内准确的区分出每个传输周期，使内存与内存控制器之间信号同步，便于接收方准确的接受数据；故现有nandflash芯片接口多为ddr3模式；但是在ddr3模式下数据传输速率为800mt/s，数据传输周期为2.5ns；随着数据传输速率增加，由ate工艺造成的缺陷所产生的寄生电容干扰现象就会被放大；具体地，当芯片工作频率较高时，寄生电容存储的电荷将对电路特性产生干扰。由于脉冲间隔太短，寄生电容来不及放电，导致本应恒定的参考电压持续增加；如图2所示，使得测试过程中有效时间tac(下部曲线)和无效时间tinvalid(上部曲线)逐渐减小，致使测试过程中测量的相关时序参数不准确，最终导致后续测试将无法进行；无法正常对ddr3模式下的nandflash进行时序测试。

为了克服现有自动测试设备无法正常对ddr3模式下的nandflash进行时序测试的技术问题，本发明提供一种nandflash时序测试方法，在对输入、输出数据进行比较时，记录整个page中所有字节的比较结果，并将比较结果对应存储到分为多个区域的错误捕捉存储器中，分别对错误捕捉存储器中每一区域进行测试，可以得到每个区域对应的与实际情况相符的时序参数，同时，多时钟设置存储器的应用，使得ate能够正常对ddr3模式下的nandflash进行时序测试，能够克服测试设备的频率限制。

具体地，本发明所述的nandflash时序测试方法，如图1所示，步骤包括：

s1、获取nandflash的每一page中所有的存储数据；

本步骤中，nandflash包括若干block(块)，并且每一block包括若干page，在对nandflash进行时序测试时，需要ate将存在dbm(数据缓冲存储器)中的数据由patternsystem(模式系统)以测试矢量的形式写入存储器，写入之后发送读取命令将数据输出，与此同时，时钟设置存储器会发送指令，使信号发生器产生采样脉冲对输出的数据进行采集；获取nandflash中所有的存储数据，以为后续输入、输出数据的比较做准备。

s2、对此nandflash的每一page进行读操作，获得若干读取数据，并移动采样脉冲的位置，对读取数据进行采样，获得若干采集数据；其中，优选地，采样脉冲的采样频率为400mhz，采样脉冲的占空比为：0.5；并按照时间间隔0.01ns移动采样脉冲位置。

本步骤中，由若干个时钟设置存储器产生对应区域的采样脉冲，采样脉冲采用上升沿进行触发，每次均会对所有读出的数据进行准确采集。

s3、将存储数据与采集数据进行比较，并将page中每个字节的比较结果存储到错误捕捉存储器(ecr，errorcatchram)中；

本步骤中，将存储数据与采集数据进行比较，若存储数据与采集数据相同，则比较结果为0；若不相同，则比较结果为1。

s4、将错误捕捉存储器中存储的所有比较结果划分为多个区域，获取每个区域各自对应的数据有效窗口时间tdvw和数据有效区域时间tstrobe；

其中，具体地，将错误捕捉存储器中存储的所有比较结果划分为多个区域的步骤包括：

s41、将比较结果按相应行地址和列地址存储在错误捕捉存储器中对应位置，其中，行地址代表采样脉冲的移位次数，列地址代表字节地址；

s42、按照若干列地址将错误捕捉存储器划分为n个区域。其中，优选地，错误捕捉存储器中区域个数n的取值范围为：1至64。

本步骤中，按照若干列地址，即按照字节地址的不同将错误捕捉存储器划分为n个区域，在后续时序参数获取中，改为对每个小区域进行测试，意味着每次测试只会对一个page中部分字节数据的比较结果进行测试，这样不会由于脉冲间隔太短，寄生电容来不及放电，而导致寄生电容干扰现象；从而能够准确测试得到每个区域各自对应的数据有效窗口时间tdvw和数据有效区域时间tstrobe。

进一步地，获取每个区域各自对应的数据有效窗口时间tdvw的步骤包括：

s431、对错误捕捉存储器中每个区域内的比较结果按行进行扫描，并记录每个区域内比较结果为0的个数a；

s432、获取每一比较结果为0对应的测试时间t；

s433、根据每个区域内比较结果为0对应测试时间t和个数a，计算每个区域各自对应的数据有效窗口时间tdvw，计算公式如下：

tdvw＝at；

其中，tdvw的单位为：ns，t的单位为：ns。

进一步地，获取每个区域各自对应的数据有效区域时间tstrobe的步骤包括：

s441、对错误捕捉存储器中每个区域内的比较结果按行进行扫描，并依次判断每个区域各行内存储的比较结果是否均为0；

s442、若此区域内一行存储的所有比较结果首次出现均为0，则此行对应的扫描时间为此区域对应的数据有效区域时间tstrobe。

s5、根据每个区域各自对应的数据有效窗口时间tdvw和数据有效区域时间tstrobe，判断nandflash是否故障。

具体地，判断nandflash是否故障的步骤包括：

s51、计算第一区域对应的数据有效区域时间tstrobe和第二区域对应的数据有效区域时间tstrobe差的绝对值，得出计算结果；并判断计算结果与差值要求的关系；其中，优选地，差值要求的取值范围为：大于0ns，且小于等于0.17ns。

s52、若计算结果大于差值要求，则将此第一区域对应的数据有效区域时间tstrobe写入时钟设置存储器(tsetram)中，并对时钟设置存储器的使用个数加1；若计算结果小于等于差值要求，则将继续计算，且时钟设置存储器的使用个数保持不变；其中，时钟设置存储器使用个数的初始值为1；

本步骤中，将区域对应的数据有效区域时间tstrobe写入时钟设置存储器中，可以产生准确读取该区域的采样脉冲；若计算结果大于差值要求表明，第二区域和第一区域不满足magnum-v采样差值要求，则需将第一区域对应的数据有效区域时间tstrobe写入时钟设置存储器中，才可以克服由芯片在ddr3模式下时序偏移产生的干扰，正确采集nandflash的读取数据。

s53、依次计算第yn区域和第yn+2区域的计算结果；并判断计算结果与差值要求的关系；其中，n＝1、2、3……(n-2)，n为错误捕捉存储器中划分区域的个数；

s54、若计算结果大于差值要求，则将此第yn区域对应的数据有效区域时间tstrobe写入时钟设置存储器中，对时钟设置存储器的使用个数加1，并判断时钟设置存储器的使用个数与故障个数要求的关系；若计算结果小于等于差值要求，则将继续上一步操作，直至结束；

s55、若时钟设置存储器的使用个数大于故障个数要求，则判断nandflash出现故障；若小于等于，则判断nandflash未出现故障。其中，优选地，故障个数要求的取值范围为：1至16。

本步骤中，若第yn区域和第yn+2区域的计算结果大于差值要求，为保证准确采集第yn区域对应的时序参数，需要将第yn区域对应的数据有效区域时间tstrobe写入时钟设置存储器中，即时钟设置存储器的使用个数加1，若小于，则表明第yn区域和第yn+2区域可以共用一个时钟设置存储器，这样可以根据芯片的时序特性自主选择合适个数的时钟设置存储器，一方面由若干个时钟设置存储器产生对应区域的采样脉冲，确保正确测试的同时可减少时钟设置存储器的使用个数；另一方面，可根据时钟设置存储器减少后使用的个数判断nandflash是否出现故障，具体地，若对所有区域判断完毕后发现时钟设置存储器总的使用个数大于故障个数要求则表明nandflash故障；若小于，则说明nandflash未出现故障。

下面给出一个采用传统时序测试方法，以及采用本发明涉及的nandflash时序测试方法，对存储容量为32gb的nandflash进行时序测试对比的实施例：

如图4所示，为单个被测nandflash在ddr3模式下18432个字节的有效时间tac和无效时间tinvalid统计图(图中的离散点是由芯片内部个别存储单元特性偏差造成的)，图中上部曲线表示无效时间tinvalid的统计结果，下部曲线表示有效时间tac的统计结果；可以看出有效时间tac和无效时间tinvalid随着输出字节数的增加而逐渐减少，采样传统时序测试方法，计算得到整个page数据的tdvw值则近似为0；但实际上此page中每字节的tdvw值约为0.9ns，采样传统时序测试方法测得的时序参数不准确，导致后续测试无法正常进行。

而本发明涉及的nandflash时序测试方法，如图3所示，错误捕捉存储器中的列地址代表字节地址，行地址代表采样脉冲的移位次数；并按照列地址将错误捕捉存储器均分为64个区域；在测试时，采用分区域设置时钟设置存储器的方法，即为每个区域设置一个时钟设置存储器，以产生能够准确读取该区域的采样脉冲，移动采样脉冲位置，对读取数据进行采集；并将page中每个字节的存储数据和采集数据的比较结果，按相应行地址和列地址存储在错误捕捉存储器中对应位置。

对每个区域按行扫描测试得到64个数据有效窗口时间tdvw和数据有效区域时间tstrobe，测试结果参见图5，图中雪花标识表示数据有效窗口时间tdvw，圆点标识表示数据有效区域时间tstrobe；选取64个tdvw中的最小值0.85ns作为芯片数据输出有效窗口的测量值，可以看出采用本发明涉及的nandflash时序测试方法可以获得准确的时序参数。

通过上述步骤s51至s55的方法，对图5中的64个数据有效区域时间tstrobe进行处理，时钟设置存储器的设置结果如表1所示。

表1时钟设置存储器设置结果

从表1中可以看出，依据该nandflash的时序特性得到5个时钟设置存储器，即测试过程中共使用5个时钟设置存储器，满足减少时钟设置存储器的使用个数的要求，即此被测nandflash未出现故障。

为进一步检验此方法的可靠性，分别采用传统时序测试方法和本发明涉及的时序测试方法，在室温条件下对256个未出现时序故障的nandflash芯片进行测试；测试结果如图6所示，图中雪花标识(上部曲线)表示采用本发明涉及的时序测试方法测得的tdvw，十字标识(下部曲线)表示采用传统时序测试方法测得的tdvw，原点标识表示时钟设置存储器的计数个数，可以看出采用传统时序测试方法测得的tdvw的值分布在0.2至0.4ns之间，与实际的tdvw值相差较大，从而导致后续测试不准确或无法进行，最终输出的测试结果为时序故障；而采用本发明涉及的时序测试方法测得的tdvw的测试结果为0.8至0.9ns之间，更接近每个字节的实际tdvw。同时，本发明涉及的时序测试方法下，256个芯片的时钟设置存储器使用个数皆小于故障个数要求16个，即满足减少时钟设置存储器的使用个数的需求，测试结果为256个nandflash均未出现故障，所得的时序测试结果与实际情况相符。

综上所述，本发明所述的nandflash时序测试方法，与现有测试方法相比，将只记录整个page的输入、输出的比较结果，扩展为记录整个page中所有字节的输入、输出的比较结果，并将每个字节的比较结果对应存储在分为多个区域的错误捕捉存储器中，通过对每个区域进行测试得到与之对应的数据有效窗口时间tdvw和数据有效区域时间tstrobe，并根据每个区域对应的数据有效窗口时间tdvw和数据有效区域时间tstrobe可以判断出此nandflash是否故障，避免因测试设备本身的寄生电容干扰现象导致测试无法进行；同时，多时钟设置存储器的应用使ate克服由芯片在ddr3模式下时序偏移产生的干扰正确采集芯片的输出数据，为后续功能性测试提供可靠的测试环境，无需对设备硬件进行改造，依然可以对ddr3模式下的nandflash进行时序测试，克服了测试设备的频率限制，降低了测试成本。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。