具有维持存储架构的动态随机存取存储器的制作方法

本发明涉及一种动态随机存取存储器，尤其涉及一种具有维持存储架构的动态随机存取存储器。

背景技术：

现有技术中，最广泛使用的动态随机存取存储器(dynamicrandomaccessmemory，dram)单元包含一存取晶体管和一储存电容，其中所述存取晶体管的源极连接所述储存电容以及所述存取晶体管的漏极连接一位线。所述位线连接一第一级传感放大器，且所述第一级传感放大器是用以传送通过列开关(columnswitches)从所述动态随机存取存储器单元所读出(readout)的信号至一第二级传感放大器，其中所述第二级传感放大器连接输入/输出线(也就是数据线)。在写入操作(writeoperation)期间，由输入/输出缓冲器所驱动的信号会被稳定在所述数据线，以及所述数据线会进一步通过所述第一级传感放大器稳定所述输入/输出缓冲器所驱动的信号以使正确的信号通过所述存取晶体管写入至所述储存电容。在所述存取晶体管的主动模式(activemode，也就是所述存取晶体管的开启期间)，所述存取晶体管负责所述储存电容的读出操作(readoperation)或所述储存电容的写入操作(writeoperation)，以及在所述存取晶体管的非主动模式(inactivemode，也就是所述存取晶体管关闭期间)，所述存取晶体管可避免所述储存电容所储存的数据遗失。

在现有技术中，所述存取晶体管被设计具有一高的阈值电压以最小化通过所述存取晶体管的漏电流，但随之而来的缺点是当所述存取晶体管开启时，所述存取晶体管的性能降低。因此，连接所述存取晶体管的栅极的字线必须被升压或连接至一高的电压vpp(通常来自一字线驱动器)以允许所述存取晶体管具有高驱动能力而将信号写入至所述储存电容，其中电压vpp是通过所述字线驱动器加载至所述字线或所述存取晶体管的栅极。因为电压vpp是施加在所述存取晶体管的一高压应力，所以所述存取晶体管的栅极的电介质材料(例如，一氧化层或一高电介常数材料)必须比应用至所述动态随机存取存储器的其他支持电路或外围电路(例如命令译码器，地址译码器和其他输入/输出电路等)的栅极的电介质材料还要厚。因此，所述存取晶体管的设计面临不是只能维持高性能就是只能维持高可靠性的挑战，且须在所述存取晶体管的可靠性和性能之间进行了艰难的权衡取舍。然而在现有技术中，所述存取晶体管的设计更专注于达成所述存取晶体管的高可靠性，却同时必须牺牲所述存取晶体管的性能。

总结而言，关于所述存取晶体管的设计，所述存取晶体管必须具有所述高的阈值电压以降低所述存取晶体管的漏电流(其中降低所述存取晶体管的漏电流有助于延长所述储存电容中所储存的电荷的保留时间)，具有厚的栅极电介质材料以承受高的字线电压(例如电压vpp)，以及牺牲所述存取晶体管的性能。因此，通过所述存取晶体管对所述储存电容写入一高电平信号(也就是一信号“one”，其中信号“one”通常对应如图1a所示的电压vccsa)将会花较长的时间达到或无法完全达到信号“one”所对应的电压vccsa。也就是说，将信号“one”所对应的电压vccsa完全写入至所述储存电容所耗费的写入时间(writetime)将较长。

另外，请再参照图1a，其中图1a是说明所述动态随机存取存储器单元最常用的设计的示意图，其中所述动态随机存取存储器单元包含一存取晶体管11和一储存电容12。存取晶体管11的栅极耦接于一字线wl以及一传感放大器20通过一位线bl耦接于存取晶体管11，其中传感放大器20是由p型金属氧化物半导体晶体管p1、p2和n型金属氧化物半导体晶体管n1、n2所组成，且p型金属氧化物半导体晶体管p1、p2和n型金属氧化物半导体晶体管n1、pn2的耦接关系可参照图1a，在此不再赘述。所述动态随机存取存储器单元在所述写入操作(writeoperation)期间利用存取晶体管11做为一开关以控制电荷通过位线bl储存至储存电容12，或是在所述读出操作(readoperation)期间传送储存电容12所储存的电荷至位线bl，其中多个动态随机存取存储器单元分别连接位线bl。例如，传感放大器20在所述读出操作期间通过放大所述动态随机存取存储器单元传送至位线bl的信号以闩锁信号“one”(其中信号“one”可例如为1.2v，以及信号“one”通常为传感放大器20所提供的电压vccsa)或信号“zero”(其中信号“zero”可例如为0v，以及信号“zero”通常为传感放大器20所提供的电压vss)，或者在所述写入操作期间，外界写入信号“one”或信号“zero”至传感放大器20以储存正确的信号至所述动态随机存取存储器单元的储存电容12。

请参照图1b，图1b是说明所述动态随机存取存储器单元在存取(读出或写入)操作期间的相关信号的波形的示意图。例如，所述动态随机存取存储器单元(25纳米工艺)的设计通常具有下列与动态随机存取存储器单元阵列的设计相关的参数∶位线bl上的信号“one”的电压为1.2v，字线wl上的开启电压为2.7v(也就是电压vpp为2.7v)以及字线wl上的待机电压约为-0.3v，所述阈值电压介于0.7v和0.9v之间，存取晶体管11的栅极的电介质材料必须承受2.7v的电压强度(其中在老化应力(burn-instress)的条件下，存取晶体管11的栅极的电介质材料更必须承受3.4v的电压强度以维持可接受的可靠性裕度(reliabilitymargin))，以及必须采用厚的存取晶体管11的栅极的电介质材料，其中厚的存取晶体管11的栅极的电介质材料会牺牲存取晶体管11的性能。

如图1b所示，储存电容12在一开始是处于一待机模式(standbymade)或所述非主动模式(也就是说此时存取晶体管11关闭)，且字线wl上的电压为-0.3v(所述待机电压)。位线bl和一位线blb上的电压被均等在电压vccsa的一半的电压half-vccsa(0.6v)，其中电压half-vccsa介于电压vccsa(1.2v)和0v之间。当储存电容12进入所述主动模式(也就是存取晶体管11开启)时，字线wl上的电压将从所述待机电压(-0.3v)被提升至电压vpp(例如2.7v)，其中电压vpp大于电压vccsa(1.2v)和存取晶体管11的阈值电压vt(可为0.7v或0.8v)的总和以在存取晶体管11的栅源极电压(例如2.7v-1.2v-0.8v＝0.7v)上提供足够大的驱动力。另外，因为存取晶体管11开启，所以位线bl可耦接储存电容12。如图1b所示，在所述存取(读出或写入)操作期间，字线wl上的电压持续维持在电压vpp，且在所述存取操作期间之后是伴随着一恢复阶段(restorephase)。在所述恢复阶段，传感放大器20将根据储存电容12所储存的信号“one”或信号“zero”对储存电容12再充电。在所述恢复阶段后，字线wl上的电压将从电压vpp下拉至所述待机电压(-0.3v)，导致存取晶体管11再次处于所述非主动模式。

综上所述，电压vpp所造成的高压应力将使得存取晶体管11的栅极被设计成具有较厚的电介质材料，其中存取晶体管11的栅极的电介质材料比应用在所述动态随机存取存储器单元的外围电路中的晶体管的栅极的电介质材料还要厚，且存取晶体管11的栅极所具有较厚的电介质材料将降低存取晶体管11的性能(例如存取晶体管11的短通道效应更严重，存取晶体管11的开启/关闭电流的比值更小，以及衡量存取晶体管11的开启/关闭的响应能力的摆幅斜率(swingslope)变差等)。另外，虽然所述阈值电压是比应用在所述动态随机存取存储器单元的外围电路中的晶体管的阈值电压还要高，但在所述待机模式或所述非主动模式期间，通过存取晶体管11的漏电流仍然很大到可降低储存电容12中用于传感所需的储存电荷。尤其是在12纳米或7纳米的鳍式场效晶体管(finfield-effecttransistor,finfet)的工艺中，当电压vccsa较低(例如0.6v)时，存取晶体管11在所述待机模式或所述非主动模式期间的漏电流会变得更糟糕。

技术实现要素：

因此，本发明的第一实施例公开一种动态随机存取存储器(dynamicrandomaccessmemory，dram)。所述动态随机存取存储器包含一第一维持电压源，其中所述第一维持电压源用于产生一第一电压，且所述第一电压高于应用在所述动态随机存取存储器中一高电平信号的电压。所述动态随机存取存储器另包含一动态随机存取存储器单元，其中所述动态随机存取存储器单元包含一存取晶体管和一储存电容，且所述第一电压是于所述存取晶体管关闭之前被储存在所述动态随机存取存储器单元。

在所述第一实施例中，所述动态随机存取存储器另包含一字线，其中所述字线耦接于所述存取晶体管的栅极，所述字线于一第一时间区间与一第二时间区间被选择开启所述存取晶体管，所述第二时间区间位于所述第一时间区间之后，以及在所述第二时间区间中所述第一电压被储存在所述动态随机存取存储器单元。所述动态随机存取存储器单元在所述第一时间区间是可被存取的。所述动态随机存取存储器另包含一传感放大器，其中所述传感放大器通过一位线电连接所述动态随机存取存储器单元，所述第一维持电压源在所述第二时间区间连接于所述传感放大器，以及所述第一电压通过所述传感放大器和所述位线提供给所述动态随机存取存储器单元。另外，所述动态随机存取存储器另包含一电压源，其中所述电压源在所述第一时间区间连接于所述传感放大器，在所述第二时间区间与所述传感放大器断开，以及所述电压源所提供的供电电压等于所述高电平信号的电压。

本发明的第二实施例公开一种动态随机存取存储器。所述动态随机存取存储器包含一动态随机存取存储器单元和一传感放大器，其中所述传感放大器通过一位线电连接所述动态随机存取存储器单元。所述动态随机存取存储器单元包含一存取晶体管和一电容。一第一维持电压源及/或一第二维持电压源选择性地耦接于所述传感放大器，其中所述第一维持电压源产生一第一电压，其中所述第一维持电压源产生一第一电压以及所述第二维持电压源产生一第二电压，其中所述第一电压高于应用在所述动态随机存取存储器中一高电平信号的电压，以及所述第二电压低于应用在所述动态随机存取存储器中一低电平信号的电压。

在所述第二实施例中，所述第一电压或所述第二电压于所述存取晶体管关闭之前被储存在所述动态随机存取存储器单元。所述动态随机存取存储器另包含一字线，其中所述字线耦接于所述存取晶体管的栅极，所述字线于一第一时间区间与一第二时间区间被选择以开启所述存取晶体管，所述第二时间区间位于所述第一时间区间之后，所述第一电压或所述第二电压在所述第二时间区间内被储存在所述动态随机存取存储器单元，以及所述动态随机存取存储器单元在所述第一时间区间是可被存取的。另外，所述第二维持电压源在所述第二时间区间连接于所述传感放大器，以及所述第二电压通过所述传感放大器和所述位线提供给所述动态随机存取存储器单元。另外，动态随机存取存储器另包含一电压源，其中所述电压源在所述第一时间区间连接于所述传感放大器，在所述第二时间区间与所述传感放大器断开，以及所述电压源所提供的供电电压等于所述低电平信号的电压。

本发明的第三实施例公开一种动态随机存取存储器。所述动态随机存取存储器包含一动态随机存取存储器单元和一字线。所述动态随机存取存储器单元包含一存取晶体管和一储存电容，所述字线耦接于所述存取晶体管的栅极。在所述字线被选择以开启所述存取晶体管以及所述字线不被选择以关闭所述存取晶体管之间，一第一电压或一第二电压被储存在所述动态随机存取存储器单元，其中所述第一电压高于应用在所述动态随机存取存储器中一高电平信号的电压，以及所述第二电压低于应用在所述动态随机存取存储器中一低电平信号的电压。另外，所述动态随机存取存储器另包含一传感放大器，其中所述传感放大器电连接所述动态随机存取存储器单元，以及产生所述第一电压的一第一维持电压源以及产生所述第二电压的一第二维持电压源选择性地耦接于所述传感放大器。

本发明的第四实施例公开一种动态随机存取存储器。所述动态随机存取存储器包含一第一动态随机存取存储器单元组和一第二动态随机存取存储器单元组，其中每一动态随机存取存储器单元包含一存取晶体管和一储存电容。所述动态随机存取存储器另包含一第一字线和一第二字线，其中所述第一字线耦接于所述第一动态随机存取存储器单元组内的每一动态随机存取存储器单元的存取晶体管的栅极，以及所述第二字线耦接于所述第二动态随机存取存储器单元组内的每一动态随机存取存储器单元的存取晶体管的栅极。在所述第一字线被选择以开启所述第一动态随机存取存储器单元组内的每一动态随机存取存储器单元的存取晶体管以及所述第一字线不被选择以关闭所述第一动态随机存取存储器单元组内的每一动态随机存取存储器单元的存取晶体管之间，一第一电压或一第二电压被储存在所述第一动态随机存取存储器单元组内的每一动态随机存取存储器单元每一动态随机存取存储器单元，其中所述第一电压高于应用在所述动态随机存取存储器中一高电平信号的电压，以及所述第二电压低于应用在所述动态随机存取存储器中一低电平信号的电压。

在所述第四实施例中，所述动态随机存取存储器另包含一第一传感放大器组和一第二传感放大器组，其中所述第一传感放大器组电连接所述第一动态随机存取存储器单元组，所述第二传感放大器组电连接所述第二动态随机存取存储器单元组，且所述第一电压或所述第二电压通过所述第一传感放大器组提供给所述第一动态随机存取存储器单元组内的每一动态随机存取存储器单元。另外，当所述第一字线被选择时，所述第二字线不被选择以及所述第二传感放大器组是耦接于一第一电压源和一第二电压源，其中所述第一电压源所提供的电压等于所述高电平信号的电压，以及所述第二电压源所提供的电压等于所述低电平信号的电压。

本发明公开一种动态随机存取存储器。所述动态随机存取存储器是在所述动态随机存取存储器所包含的动态随机存取存储器单元内的存取晶体管关闭(或耦接于所述动态随机存取存储器单元的字线关闭)之前，恢复或储存高于应用在所述动态随机存取存储器中一高电平信号的第一电压至所述动态随机存取存储器单元。同样地，所述动态随机存取存储器是在所述动态随机存取存储器单元内的存取晶体管关闭(或耦接于所述动态随机存取存储器单元的字线关闭)之前，恢复或储存低于应用在所述动态随机存取存储器中一低电平信号的第二电压至所述动态随机存取存储器单元。因此，在所述动态随机存取存储器单元内的存取晶体管关闭后，即使仍有漏电流通过所述动态随机存取存储器单元内的存取晶体管，但所述动态随机存取存储器单元内的储存电容所储存的电荷仍可比现有的动态随机存取存储器的架构维持更长的一段时间。

附图说明

图1a是说明所述动态随机存取存储器单元最常用的设计的示意图。

图1b是说明所述动态随机存取存储器单元在存取(读出或写入)操作期间的相关信号的波形的示意图。

图2是说明本发明的第一实施例所公开的所述动态随机存取存储器单元在存取(读出或写入)操作期间的相关信号的波形的示意图。

图3a是说明传感放大器选择性地耦接于一第一维持电压源的示意图。

图3b是说明传感放大器选择性地耦接于所述第二维持电压源的示意图

图4是说明本发明的第二实施例所公开的所述动态随机存取存储器单元在存取(读出或写入)操作期间的相关信号的波形的示意图。

图5是本发明的第三实施例所公开的用于预充电操作的电路和功能框图的示意图

图6是说明耦接于所述第一动态随机存取存储器单元的传感放大器在所述预充电操作中的示意图。

其中，附图标记说明如下：

11存取晶体管

12储存电容

13、14、23、24开关

20、41、42传感放大器

30预充电脉冲信号

bl、blb、bl1、bl9、bl1b、bl9b位线

lslp、lsln节点

n3、n4、n7、n8n型金属氧化物半导体晶体管

p1、p2、p5、p6p型金属氧化物半导体晶体管

sn1、n9储存节点

sec存储区

t0、t1、t2、t3时间

vccsa、vss、vpp1、m1、vbl、电压

m2、k

vpl共同电压

vhsa第三电压

wl、wl100字线

具体实施方式

本发明公开一种具有维持存储架构的动态随机存取存储器(dynamicrandomaccessmemory，dram)，其中一维持电压源在所述动态随机存取存储器单元所包含的存取晶体管关闭之前电连接所述动态随机存取存储器单元所包含的储存电容，以及所述维持电压源所提供的电压是高于信号“one”或低于信号“zero”。所述动态随机存取存储器的操作(例如自动预充电阶段(auto-prechargephase)，恢复阶段(restorephase)，刷新阶段(refreshphase)，以及预充电阶段)将使所述动态随机存取存储器单元开启所述存取晶体管。因此，在所述存取晶体管开启期间，通过电连接所述维持电压源至所述储存电容，所以即使在所述存取晶体管关闭后仍有漏电流通过所述存取晶体管，但所述储存电容所储存的电荷仍可比现有的动态随机存取存储器的架构维持更长的一段时间。

本发明的第一实施例∶

图2是说明所述第一实施例所公开的所述动态随机存取存储器单元在存取(读出或写入)操作期间的相关信号的波形的示意图，其中所述动态随机存取存储器单元可参照图1a。如图2所示，所述动态随机存取存储器在一开始是处于一待机模式(standbymode)或一非主动模式(inactivemode)，且字线wl被偏压在一待机电压(-0.3v)以完全关闭存取晶体管11。在所述第一实施例中，电压vccsa为1.2v，电压vss为0v，信号“one”(也就是一高电平信号)为1.2v，以及信号“zero”为0v(也就是一低电平信号，且等于地端所具有的电平)。另外，在所述第一实施例中，位线bl和位线blb上的电压被均等在0.6v，也就是说位线bl和位线blb上的电压介于信号“one”(1.2v)和信号“zero”(0v)之间。

在一时间t0，字线wl上的电压将从所述待机电压(-0.3v)提升至电压vpp(2.7v)以开启存取晶体管11，其中电压vpp(2.7v)是远大于电压vccsa(1.2v)和存取晶体管11的阈值电压vt(0.8v)的总和，也就是说电压vpp(2.7v)可为开启的存取晶体管11提供足够的驱动力以将信号“one”或信号“zero”传送到位线bl和位线blb。然后传感放大器20被激活以放大位线bl和位线blb上的信号直到位线bl和位线blb上的信号被发展到一定大小，其中传感放大器20为一交叉耦合传感放大器。在一时间t1后，可执行所述读出操作(通过传感放大器20放大位线bl和位线blb上所述动态随机存取存储器单元所传送的信号)，或所述写入操作(外界写入信号“one”或信号“zero”至传感放大器20以储存正确的信号至所述动态随机存取存储器单元的储存电容12)。在所述存取操作期间，一电压源通过开启一开关14(如图3a所示)电连接或耦接传感放大器20以耦接于储存电容12。所述电压源可提供电压vccsa(也就是信号“one”或供电电压)，其中图3a是说明传感放大器20选择性地耦接于一第一维持电压源的示意图。如图3a所示，在所述存取操作期间，通过关闭一开关13使传感放大器20不能接收一第一电压vccsa+m1。然而，除了所述读出操作和所述写入操作，其他动态随机存取存储器的操作也可在时间t1后执行，也就是说在时间t1到一时间t2之间，所述动态随机存取存储器单元可以执行所述存取操作，其中时间t1到时间t2之间的时间区间为一第一时间区间。

在时间t2后的所述恢复阶段，电压vpp持续从字线wl加载至存取晶体管11的栅极的电介质材料以缩短所述恢复阶段的时间。在所述恢复阶段，所述第一维持电压源耦接于所述动态随机存取存储器单元的储存电容12，其中所述第一维持电压源可提供高于电压vccsa(1.2v)或信号“one”(1.2v)的第一电压vccsa+m1，所述第一维持电压源可通过开启开关13(如图3a所示)电连接或耦接传感放大器20以耦接于储存电容12，且电压m1为一正电压以使第一电压vccsa+m1高于电压vccsa(1.2v)。另外，如图3a所示，在所述恢复阶段，通过关闭开关14使传感放大器20不能接收电压vccsa。另外，在本发明的一实施例中，电压m1可介于电压vccsa(1.2v)的1/3和电压vccsa(1.2v)的2/3之间，例如0.6v。另外，在本发明的另一实施例中，电压m1也可以是0.1v～0.8v之间的任一值，如0.1v,0.2v,0.3v或0.4v等。例如，当储存电容12最初是储存信号“one”(1.2v)时，在所述恢复阶段，第一电压vccsa+m1(1.2v+0.6v)是从所述第一维持电压源通过传感放大器20和位线bl传送并储存至储存电容12。也就是说如图2所示，在一时间t3关闭存取晶体管11前(其中当关闭存取晶体管11时，字线wl上的电压将从电压vpp被下拉至字线wl处于所述待机模式的待机电压)，储存电容12是由所述第一维持电压源提供第一电压vccsa+m1(也就是说在时间t3关闭存取晶体管11前，储存电容12是储存第一电压vccsa+m1)，其中第一电压vccsa+m1高于信号“one”(也就是所述高电平信号)，时间t2到时间t3之间的时间区间(也就是所述恢复阶段)为一第二时间区间，且所述第二时间区间在所述第一时间区间后。因此，即使在关闭存取晶体管11后仍有漏电流通过存取晶体管11，但储存电容12所储存的电荷仍可比所述现有的动态随机存取存储器的架构维持更长的一段时间。在本发明的一实施例中，在关闭存取晶体管11后或在所述恢复阶段后，所述第一维持电压源可断开传感放大器20。另外，在关闭存取晶体管11后或在所述恢复阶段后，位线bl和位线blb可耦接于用以提供一电压vbl的一位线电压源，所以位线bl和位线blb上的电压可在关闭存取晶体管11后或在所述恢复阶段后被重置于电压vbl(如图2所示)。

在本发明的另一实施例中，在所述恢复阶段，一第二维持电压源被耦接于所述动态随机存取存储器单元的储存电容12。所述第二维持电压源可通过开启一开关23提供低于电压vss(0v)或信号“zero”(0v)的一第二电压vss-m2至传感放大器20(如图3b所示)，其中图3b是说明传感放大器20选择性地耦接于所述第二维持电压源的示意图，电压m2为一正电压，且在所述存取操作期间，另一电压源已先通过开启一开关24(如图3b所示)电连接或耦接传感放大器20以耦接于储存电容12。所述另一电压源可提供电压vss(也就是信号“zero”或另一供电电压)。在本发明的一实施例中，电压m2可介于0.4v和0.8v之间，例如0.6v。另外，在本发明的另一实施例中，电压m2也可以是0.1v～0.8v之间的任一值，如0.1v,0.2v,0.3v或0.4v等。另外，当所述第二维持电压源在所述恢复阶段耦接于传感放大器20时，开关24关闭以使传感放大器20不能接收电压vss。当储存电容12最初是储存信号“zero”时，在所述恢复阶段，第二电压vss-m2(-0.6v)是从所述第二维持电压源通过传感放大器20和位线bl传送并储存至储存电容12。也就是说如图2所示，在时间t3关闭存取晶体管11前(其中当关闭存取晶体管11时，字线wl上的电压将从电压vpp被下拉至字线wl处于所述待机模式的待机电压)，储存电容12是由所述第二维持电压源提供第二电压vss-m2(也就是说在时间t3关闭存取晶体管11前，储存电容12是储存第二电压vss-m2)，其中第二电压vss-m2低于信号“zero”(也就是所述低电平信号)。在本发明的一实施例中，在关闭存取晶体管11后或在所述恢复阶段后，所述第二维持电压源可断开传感放大器20。

另外，在本发明的另一实施例中，在所述恢复阶段，所述第一维持电压源和所述第二维持电压源都耦接于所述动态随机存取存储器单元的储存电容12。因此，在字线wl上的电压从电压vpp被下拉至字线wl处于所述待机模式的待机电压之前，当储存电容12最初是储存信号“one”时，第一电压vccsa+m1(1.2v+0.6v)是从所述第一维持电压源通过传感放大器20传送并储存至储存电容12；或当储存电容12最初是储存信号“zero”时，第二电压vss-m2(-0.6v)是从所述第二维持电压源通过传感放大器20传送并储存至储存电容12。

本发明的第二实施例∶

为了减少漏电流以保持储存电容12所储存的电荷不会通过存取晶体管11被泄漏出，通常存取晶体管11被设计成具有非常高的阈值电压。当电压vccsa降至0.6v时，在所述动态随机存取存储器的设计中，7纳米或5纳米工艺的三栅极晶体管或鳍式场效晶体管将被应用至所述动态随机存取存储器单元的外围电路，其中应用至所述外围电路的晶体管的阈值电压将会对应地缩小，例如应用至所述外围电路的晶体管的阈值电压被降至0.3v。然而在本发明的第二实施例中，存取晶体管11的阈值电压可根据上述减少漏电流的概念被有意地提高至0.5v-0.6v。因此，从储存电容12流出的漏电流可被大幅地减少至少3～4个数量级(如果用于衡量漏电流的s因子为68mv/数量级(decade)且存取晶体管11的阈值电压被提高至0.6v，则从储存电容12流出的漏电流将比应用至所述外围电路的三栅极晶体管的漏电流低4个数量级；如果存取晶体管11的阈值电压提高至0.5v，则从储存电容12流出的漏电流将比应用至所述外围电路的三栅极晶体管的漏电流降低2～3个数量级)。因此，在本发明的第二实施例中，存取晶体管11的阈值电压将被提高到接近电压vccsa或至少超过0.6v的80％。另外，在本发明的第二实施例中，存取晶体管11(例如鳍式场效晶体管或三栅极晶体管)的栅极的电介质材料的厚度仍然和应用至所述外围电路的晶体管的栅极的电介质材料的厚度相同，所以存取晶体管11使用三栅极结构的高性能的优点仍可被维持住。

图4是说明所述第二实施例所公开的所述动态随机存取存储器单元在存取(读出或写入)操作期间的相关信号的波形的示意图，其中在所述第二实施例中，信号“one”为0.6v以及信号“zero”为0v(也就是所述地端所具有的电平)。在所述恢复阶段，一第一维持电压源耦接于所述动态随机存取存储器单元的储存电容12。所述第一维持电压源可提供高于电压vccsa(0.6v)或信号“one”(0.6v)的一第一电压vccsa+k，其中所述第一维持电压源可通过电连接或耦接传感放大器20以耦接储存电容12，且电压k为一正电压。在本发明的一实施例中，电压k可介于电压vccsa(0.6v)的1/3和电压vccsa(0.6v)的2/3之间，例如0.3v或0.4v。另外，在本发明的另一实施例中，电压k也可以是0.05v～0.4v之间的任一值，如0.05v,0.1v,0.2v,0.3v或0.4v等。因此，当储存电容12最初是储存信号“one”(0.6v)时，在所述恢复阶段，第一电压vccsa+k(0.6v+0.4v)是提供给储存电容12。也就是说如图4所示，在一时间t3关闭存取晶体管11前(其中当关闭存取晶体管11时，字线wl上的电压将从电压vpp被下拉至字线wl处于所述待机模式的待机电压)，储存电容12是由所述第一维持电压源提供第一电压vccsa+k，其中第一电压vccsa+k高于信号“one”(0.6v)。因此，当储存电容12最初是储存信号“one”(0.6v)时，在字线wl上的电压被上拉至电压vpp后且在被下拉至所述待机电压前，第一电压vccsa+k(1v)可被储存至储存电容12。另外，在本发明的一实施例中，在所述恢复阶段后，位线bl和位线blb可耦接于用以提供电压vbl的所述位线电压源，所以位线bl和位线blb上的电压在所述恢复阶段后将被重置于电压vbl(如图4所示)。另外，如前面所述，当最储存电容12最初是储存信号“zero”时，在字线wl上的电压将从电压vpp被下拉至字线wl处于所述待机模式的待机电压前，所述第二维持电压源所提供的第二电压可被储存至储存电容12，其中所述第二维持电压源所提供的第二电压是低于储存信号“zero”，例如-0.4v。另外，在本发明的另一实施例中，所述第二电压也可以是-0.05v～-0.4v之间的任一值，如-0.05v,-0.1v,-0.2v,或-0.3v等。

本发明的第三实施例∶

图5是本发明的第三实施例所公开的用于预充电操作的电路和功能框图的示意图，其中在所述第三实施例中，电压vccsa为0.6v以及电压vss为0v(也就是所述地端的电平)。在所述预充电操作中，所有在存储区5(sec5)中连接被选择的字线的动态随机存取存储器单元(之后称为第一动态随机存取存储器单元)将被预充电，以及在其他在存储区(例如sec4，sec6等)连接未被选择的字线的动态随机存取存储器单元(之后称为第二动态随机存取存储器单元)将处于空闲状态(idlestate)。

传感放大器41、42(耦接于所述第一动态随机存取存储器单元)将根据一预充电脉冲信号30连接一第三维持电压源，其中所述第三维持电压源可提供一第三电压vhsa(0.6v+k)，所以一较强的漏源极电场可以加速恢复所述第一动态随机存取存储器单元在所述恢复阶段的信号。第三电压vhsa高于电压vccsa(0.6v)约几百毫伏(mv)，例如0.3v或0.4v。另外，在所述被选择的字线关闭之前(也就是所述第一动态随机存取存储器单元内的存取晶体管关闭之前)，第三电压vhsa(0.6v+0.4v)是高于随后要储存至所述第一动态随机存取存储器单元内的储存电容的信号“one”。另一方面，所述第二动态随机存取存储器单元仍然接收电压vccsa。

另外，请参照图6，图6是说明耦接于所述第一动态随机存取存储器单元的传感放大器在所述预充电操作中的示意图，其中用于辅助说明图6的符号的说明如下∶

lslp∶连接所述第一动态随机存取存储器单元的传感放大器中用于接收高电压的节点；

lsln∶连接所述第一动态随机存取存储器单元的传感放大器中用于接收低电压的节点；

vpl∶电路板上的共同电压；

sn∶储存节点；

wl∶字线；

bl∶位线；

vsg1,2∶连接所述第一动态随机存取存储器单元的传感放大器中的p型金属氧化物半导体晶体管p1、p2的源栅极电压；

vgs3,4∶连接所述第一动态随机存取存储器单元的传感放大器中的n型金属氧化物半导体晶体管n3、n4的栅源极电压；

vsg5,6∶连接所述第一动态随机存取存储器单元的传感放大器中的p型金属氧化物半导体晶体管p5、p6的源栅极电压；

vgs7,8∶连接所述第一动态随机存取存储器单元的传感放大器中的n型金属氧化物半导体晶体管n7、n8的栅源极电压。

请再参照图6，字线wl100耦接于多个储存节点，例如储存节点sn1、sn9。当信号“one”(0.6v)储存在连接字线wl100的储存节点sn1时，且在预充电指令被开启以及在字线wl100被选择(也就是字线wl100开启)后，节点lslp接收第三电压vhsa(1.0v)以及节点lsln上的电压仍维持0v，也就是节点lslp上的电压从0.6v被提升至1.0v。因此，p型金属氧化物半导体晶体管p1关闭以及源栅极电压vsg1为0v。同样地，p型金属氧化物半导体晶体管p2开启以及源栅极电压vsg2从0.6v被提升至1.0v，以及1.0v的电压通过位线bl1被完全充电至储存节点sn1。此时，n型金属氧化物半导体晶体管n3开启以及栅源极电压vgs3也从0.6v被提升至1.0v。另外，n型金属氧化物半导体晶体管n4关闭以及栅源极电压vgs4为0v。

当信号“zero”(0v)储存在连接字线wl100的储存节点sn9时，且在所述预充电指令被开启以及在字线wl100被选择后，节点lslp接收第三电压vhsa(1.0v)以及节点lsln上的电压仍维持0v。因此，p型金属氧化物半导体晶体管p5开启以及源栅极电压vsg5从0.6v被提升至1.0v。同样地，p型金属氧化物半导体晶体管p6关闭以及源栅极电压vsg6为0v。此时，n型金属氧化物半导体晶体管n7关闭以及栅源极电压vgs7为0v。另外，n型金属氧化物半导体晶体管n8开启以及栅源极电压vgs8从0.6v被提升至1.0v，以及储存节点sn9的电压通过位线bl9被强力地恢复至0v。当然，如前所述，在所述预充电操作中，当图6所示的储存电容最初是储存信号“zero”时，节点lsln可接收其他维持电压源所提供的一电压vlsn(0v-k)，其中电压vlsn是低于信号“zero”，以及例如电压vlsn可为-0.4v。然后，在所述预充电操作中，储存节点sn9的电压通过位线bl9被强力地恢复至-0.4v。

在本发明的另一实施例中，只要在耦接于所述动态随机存取存储器单元的字线关闭之前，提供所述第一电压(高于信号“one”)的所述第一维持电压源耦接于所述传感放大器(或所述动态随机存取存储器单元)，则耦接所述第一维持电压源至所述传感放大器(或所述动态随机存取存储器单元)的概念也可被应用至所述刷新阶段(refreshphase)或其他操作(例如具有自动预充电阶段(auto-prechargephase)的存取操作(read/write))。同样地，只要在耦接于所述动态随机存取存储器单元的字线关闭之前，提供所述第二电压(低于信号“zero”)的所述第二维持电压源耦接于所述传感放大器(或所述动态随机存取存储器单元)，则耦接所述第二维持电压源至所述传感放大器(或所述动态随机存取存储器单元)的概念也可被应用至所述刷新阶段或其他操作。

综上所述，本发明所提供的动态随机存取存储器是在所述动态随机存取存储器单元内的存取晶体管关闭(或耦接于所述动态随机存取存储器单元的字线关闭)之前，恢复或储存高于所述高电平信号的第一电压至所述动态随机存取存储器单元。同样地，所述动态随机存取存储器是在所述动态随机存取存储器单元内的存取晶体管关闭(或耦接于所述动态随机存取存储器单元的字线关闭)之前，恢复或储存低于所述低电平信号的第二电压至所述动态随机存取存储器单元。因此，在所述动态随机存取存储器单元内的存取晶体管关闭后，即使仍有漏电流通过所述动态随机存取存储器单元内的存取晶体管，但所述动态随机存取存储器单元内的储存电容所储存的电荷仍可比所述现有的动态随机存取存储器的架构维持更长的一段时间。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。