用于存储器架构的解码器结构的制作方法

本公开涉及一种用于存储器架构的解码器结构。

背景技术：

通常，储存装置是在诸如计算机、智能电话或智能平板之类的主机装置的控制下存储数据的装置。根据提供用于存储数据的装置的类型，储存装置的示例可以分类为将数据存储在磁盘中的诸如硬盘驱动器(hdd)之类的装置以及将数据存储在半导体存储器(尤其是非易失性存储器)中的诸如固态驱动器(ssd)或存储卡之类的装置。

储存装置可以包括：存储数据的存储器装置；以及被配置为将数据存储到存储器装置的存储器控制器。储存装置可以被分类为易失性存储器装置或非易失性存储器装置。非易失性存储器的代表性示例包括只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、闪存、相变随机存取存储器(pram)、磁ram(mram)、电阻ram(rram)、铁电ram(fram)等。

如本文所使用的，术语“存储器装置”可以与术语“存储器架构”互换。

众所周知，当今存储器装置是许多电子系统中越来越重要且必要的部件。为了使电子系统更紧凑和更快，寻求存储器架构中在面积、功率和速度方面的优化。

存储器架构实质上包括以水平行和垂直列的阵列布置的各个存储器单元，每个存储器单元通常能够存储1比特的二进制信息。考虑到包括m行存储器单元(也称为字线)和n列存储器单元(也称为位线)的阵列，存储器单元的总数为m×n。

为了访问特定的存储器单元(即，该阵列中的特定数据比特)，应当根据来自存储器架构外部的地址来激活(或选择)对应的字线和对应的位线。行和列选择操作分别由仍包含在存储器架构中的行解码器和列解码器完成。行解码器和列解码器选择存储器单元以读取或修改其内容。更具体地说，行解码器和列解码器选择对其执行读取操作、擦除操作或编程操作的至少一个存储器单元。即，行解码器电路根据行地址选择m条字线中的至少一条，而列解码器电路根据列地址选择n条位线中的至少一条。

行解码器和列解码器的性能整体上影响存储器速度，因为它们尤其是诸如sram之类的高性能存储器装置中的敏感数据。

更具体地，列解码器电路通常包括分别联接至n条位线的多个nmos晶体管，以便响应于施加到这些晶体管的控制端的列选择信号来选择预定的列或位线。

从美国专利申请号us2002/0024871和us2004/0223369中已知存储器架构：这些已知的存储器架构包括各自的列解码器，其允许通过逐步解码来选择列，其中所包括的多个nmos晶体管按照多个子列组进行组织并且列解码器进一步包括对列地址进行解码的预解码电路，任何单条线响应于块选择信号而被激活。以此方式，预解码电路对用于选择一个子列组的输出信号(列地址)进行解码，并且一列是响应于作为控制信号的块解码信号而从被选子列组中进行选择的。

技术实现要素：

在本教导的实施方式中，一种用于在存储器架构中选择存储器单元的列的解码器结构包括：布置成不同的行的解码器单元的阵列。每行包括被配置为接收相同的输入信号的解码器单元的多个子列组，并且行中的解码器单元的每个子列组联接至后续行的解码器单元的子列组。解码器结构还包括连接到行的解码器单元以形成多个反相器块的多个预充电晶体管。

根据本教导的另一实施方式，一种解码器架构包括多个解码器结构，其中每个解码器结构包括被组织为不同行的解码器单元的子阵列。每行包括被配置为接收相同的输入信号的解码器单元的多个子列组，行中的解码器单元的每个子列组联接至后续行的解码器单元的子列组，其中每个解码器结构还包括连接到行的解码器单元以形成多个反相器块的多个预充电晶体管。

附图说明

根据参照附图通过示意性和非限制性示例给出的实施方式的以下描述，本公开的特征和优点将变得显而易见。

图1a、图1b和图1c分别示出了根据本公开的实施方式的用于存储器架构的解码器结构及其两个工作状况。

图2示出了根据本公开的实施方式的用于存储器架构的解码器结构。

具体实施方式

下面将参照附图详细描述本发明的实施方式。虽然结合其实施方式示出和描述了本教导，但是对于本领域技术人员将显而易见的是，在不脱离本教导的精神和范围的情况下，可以进行各种变型。说明书和权利要求书中使用的术语和词语不应被解释为它们的普通含义或字典含义。基于发明人能够定义术语的适当概念以便以最佳方式描述他/她的教导的原则，术语应该解释为符合本教导的技术构思的含义和概念。另外，可以省略对本领域公知构造的详细描述，以避免不必要地模糊本教导的清楚性。

在附图中，对应的特征由相同的附图标记标识。

本发明的实施方式涉及一种改进的解码器结构。所提出的解码器结构的目的是减少选择信号中的不想要的下降并避免伪使能信号，以及减小由解码器结构在存储器结构中所占据的总面积及其功耗。

图1a示意性地示出了根据实施方式的整体由100表示的解码器结构，即，用于图中未出的存储器架构的列解码器。

解码器结构100至少包括解码器单元的阵列110，其被组织成不同的行或解码级。对于一些实施方式，解码器单元是nmos晶体管。更具体地，阵列110至少包括：第一行111，其包括多个第一级nmos晶体管或第一级解码器单元man；第二行112，其包括多个第二级nmos晶体管或第二级解码器单元mbm；以及第三行113，其包括多个第三级nmos晶体管或第三级解码器单元mci。同一行或同一级的解码器单元具有分别接收独立地施加至阵列110的行的第一级输入信号codea<n-1，0>、第二级输入信号codeb<m-1，0>、和第三级输入信号codec<i-1，0>的控制端。

第一行111还包括第一级解码器单元man的多个第一子列组121-m，每个第一子列组的解码器单元具有接收相同的第一级输入信号codea的控制端并且与第二行112的第二级解码器单元mbm串联连接，第一行111的第一级解码器单元man的第一子列组121-m的数量m等于第二行112的第二级解码器单元mbm的数量。在图1a所示的示例中，第一行111包括两个第一子列组121-1和121-m，每个第一子列组包括控制端接收相应的第一级输入信号codea<***>的三个第一级解码单元man，其中***等于0、1、...n-1。

此外，第二行112的、具有接收相同的第二级输入信号codeb<**>的控制端的第二级解码器单元mbm形成串联连接至第三行113的第三级解码器单元mci的一个第二子列组，其中**等于0、1、...m-1。第三行113的第三级解码器单元mci进而具有接收第三级输入信号codec<*>的控制端并连接到接地gnd，其中*等于0、1、...i-1。第三级解码器单元mci是连接到存储器架构的块的单个全局列组，如将在下面解释的。

由此，至少三个输入信号codea、codeb和codec独立地施加到阵列110的n个解码器单元、m个解码器单元和i个解码器单元的相应行。解码器子列组中所包括的行中的多个解码器单元共同连接联接至后续行中所包括的单个解码器单元。

换句话说，解码器结构100包括阵列110，其中联接到n条位线的n个nmos晶体管被分组为m个第一子列组，这m个第一子列组联接到i个第二子列组，进而i个第二子列组联接到单个全局列组。换句话说，在阵列110中，行中的多个nmos晶体管连接到后续行中的单个nmos晶体管，因此提供了按照不同级进行的解码并减少了解码器结构100中所包括的nmos晶体管的总数。

因此，与已知解决方案相比，减少了阵列110的nmos晶体管man、mbm和mci的总数，因此，可以减少解码器结构100整体的功耗。

解码器结构100还包括预充电电路150，其包括反相门inv，当第一级输入信号codea<n-1，0>、第二级输入信号codeb<m-1，0>和第三级输入信号codec<i-1：0>为高(即，具有等于高电压值vcc的值)时，该反相门inv提供被设置为等于1的使能信号en<x>，以便同时开启对应的第一级解码器单元man、第二级解码器单元mbm和第三级解码器单元mci。以此方式，第一内部节点d和第二内部节点e连接到电源基准电压vss。预充电电路150还包括插入在高电压基准vcc与阵列110之间的pmos预充电晶体管ppmos，该ppmos的控制端接收电源基准电压vss。pmos预充电晶体管ppmos还连接到反相门inv的输入，并向反相门inv提供选择信号sel<x>。

适当地，解码器结构100还包括多个第二级pmos预充电晶体管mpbm，多个mpbm连接到高电压基准vcc并且连接到与第二内部节点e相对应的每个第二级解码器单元mbm，以形成多个第二级反相器块122-m。

此外，解码器结构100包括多个第三级pmos预充电晶体管mpci，多个mpci连接至高电压基准vcc并且连接到与第一内部节点d相对应的每个第三级解码器单元mci，以形成多个第三级反相器块123-i。

在图1a所示的示例中，解码器结构100包括两个第二级反相器块122-1和122-m、以及单个第三级反相器块123-i。

特别地，通过当解码条件改变时迫使第一内部节点d和第二内部节点e脱离浮置状况，多个第二级pmos预充电晶体管和第三级pmos预充电晶体管因而能够减小选择信号sel<x>中的不期望的下降并且避免伪使能信号en<x>，这将在下面说明。

考虑到初始解码条件，其中解码代码具有与等于vcc的使能信号en<0>和等于vss的选择信号sel<0>对应的为高的第一级输入信号codea<0>、为高的第二级输入信号codeb<0>、和为高的第三级输入信号codec<0>，第一内部节点d以及第二内部节点e被放电到电源基准电压vss。

应当注意，在现有技术的解码器结构中，在没有pmos预充电晶体管的情况下，第一内部节点d和第二内部节点e是浮置的并且停留于电源基准电压vss，这些节点可以具有高电容。

适当地，多个第二级pmos预充电晶体管和第三级pmos预充电晶体管能够将节点d和e带回到高电压基准vcc。

特别地，如图1b所示，从上述指示的解码条件开始，并考虑另一解码代码，该另一解码代码具有与子块内等于低的所有使能信号en和等于高的所有选择信号sel相对应的、为高的第一级输入信号codea<0>、为低的第二级输入信号codeb<0>、以及为低的第三级输入信号codec<0>，第一级解码器单元man被开启，同时第二级解码器单元mbm被关闭。因此，如果第二内部节点e由于该第二内部节点e与选择信号sel<x>之间的一些先前的解码电荷共享而具有低电平，并且如果预充电电路150内部的pmos预充电晶体管ppmos没有足够的驱动器能力，则存在选择信号sel<x>中的下降以及不希望的、为高的使能信号en<x>。然而，由于开启的第二级pmos预充电晶体管mpbm的存在，第一内部节点d和第二内部节点e被带回到高电压基准vcc，因此适当地避免了电荷共享。

此外，如图1c所示，考虑又一解码代码，该又一解码代码具有与子块内等于低的所有使能信号en和等于高的所有选择信号sel相对应的、为高的第一级输入信号codea<0>、为低的第二级输入信号codeb<0>以及为高的第三级输入信号codec<1>，即，因此第三级输入信号codec<0>为低，第一级解码器单元man和第二级解码器单元mbm开启，同时第三级解码器单元mci关闭。由于开启的第三级pmos预充电晶体管mpci以及第二级pmos预充电晶体管mpbm的存在，因此第一内部节点d和第二内部节点e现在被充电到高电压基准vcc，因此不存在电荷共享和使能信号en<0>的不希望脉冲。

更具体地，对于一些实施方式，图1a所示的解码器结构100实际上在多个子块i中重复，每个子块包括阵列110的子阵列110-i和第三级解码器单元mci。例如，图2的解码器架构包括：具有上述解码结构并且包括第一子阵列110-0的第一子块0和具有上述解码结构并且包括第一子阵列110-1的第二子块1。第一子阵列110-0包括第一多个第一级解码器单元ma0n、第一多个第二级解码器单元mb0m和第一第三级解码器单元mc0，以及包括第一pmos预充电晶体管ppmos0和第一反相门inv0的第一预充电电路150-0。类似地，第二子块1包括第二子阵列110-0，进而第二子阵列110-0包括第二多个第一级解码器单元ma1n、第二多个第二级解码器单元mb1m和第二第三级解码器单元mc1，以及包括第二pmos预充电晶体管ppmos1和第二反相门inv1的第二预充电电路150-1。如前所述，解码器单元具有连接到第一级输入信号codea、第二级输入信号codeb和第三级输入信号codec的相应控制端。

适当地，第一子阵列110-0还包括第一多个第二级pmos预充电晶体管mpb0和第一第三级pmos预充电晶体管mpc0，而第二子阵列110-1还包括第二多个第二级pmos预充电晶体管mpb1和第二第三级pmos预充电晶体管mpc1。

根据本教导的实施方式的解码器结构能够减少包括该解码器结构的存储器架构的面积和功率的消耗。此外，根据实施方式的解码器结构能够减少选择信号中的不希望的下降并且避免伪使能信号。

从前述内容将理解，尽管这里出于示例的目的已经描述了本教导的具体实施方式，但是可以在不脱离本教导的精神和范围的情况下进行各种变型。因此，除了由所附权利要求书之外，本教导不受限制。

相关申请的交叉引用

本申请要求2019年2月11日在意大利知识产权局提交的意大利专利申请no.102019000001947的优先权，其全部公开内容通过引用合并于此。