1.一种mcu的mtp单元读写控制电路，其特征在于，包括：
mtp单元；
读写接口电路，所述读写接口电路与所述mtp单元电连接；
高压烧录io，所述高压烧录io的第一输入端与vpp端电连接，所述高压烧录io的第一输出端与所述读写接口电路的第一输入端电连接；
时钟与数据io，所述时钟与数据io的第一输入端与scl端电连接，所述时钟与数据io的第二输入端与sda端电连接，所述时钟与数据io的第一输出端与所述读写接口电路的第二输入端电连接，所述时钟与数据io的第二输出端与所述读写接口电路的第三输入端电连接，所述时钟与数据io的第三输入端与所述读写接口电路的第一输出端电连接；
模拟模块，所述模拟模块的输入端与所述读写接口电路的第二输出端电连接；
mcu内核，所述mcu内核的输入端与所述读写接口电路的第三输出端电连接，所述mcu内核的输出端与所述读写接口电路的第四输入端电连接。
2.根据权利要求1所述的mcu的mtp单元读写控制电路，其特征在于，所述读写接口电路包括：
数据锁存模块，所述数据锁存模块的输入端与所述mtp单元的第一输出端电连接；
rs控制模块，所述rs控制模块设置有多组，每组所述rs控制模块的输入端与所述数据锁存模块的输出端电连接；
移位寄存器，所述移位寄存器的第一输入端与每组所述rs控制模块的输出端电连接，所述移位寄存器的第二输入端与clk端电连接，所述移位寄存器的第三输入端与data端电连接，所述移位寄存器的第一输出端与所述mtp单元电连接；
地址加1模块，所述地址加1模块的输入端与所述移位寄存器的第二输出端电连接；
地址选择器模块，所述地址选择器模块的第一输入端与所述地址加1模块的输出端电连接，所述地址选择器模块的第二输入端与pc_adr端电连接，所述地址选择器模块的输出端与所述mtp单元电连接；
core模块，所述core模块的输入端与所述移位寄存器的第三输出端电连接，所述core模块的输出端与所述移位寄存器的第四输入端电连接。
3.根据权利要求2所述的mcu的mtp单元读写控制电路，其特征在于，所述数据锁存模块包括：
数据锁存器，所述数据锁存器的第一输入端与所述mtp单元的第一输出端电连接，所述数据锁存器的第二输入端与clk端电连接。
4.根据权利要求3所述的mcu的mtp单元读写控制电路，其特征在于，每组所述rs控制模块包括：
第一rs控制单元，所述第一rs控制单元的第一输入端所述数据锁存器的输出端电连接，所述第一rs控制单元的第二输入端与read端电连接，所述第一rs控制单元的第三输入端与id端电连接；
第二rs控制单元，所述第二rs控制单元的第一输入端与所述第一rs控制单元的第一输入端电连接，所述第二rs控制单元的第二输入端与所述第一rs控制单元的第二输入端电连接，所述第二rs控制单元的第三输入端与所述第一rs控制单元的第三输入端电连接。
5.根据权利要求4所述的mcu的mtp单元读写控制电路，其特征在于，所述第一rs控制单元包括：
第一反相器，所述第一反相器的输入端与read端电连接；
第一与非门，所述第一与非门的第一输入端与data端电连接，所述第一与非门的第二输入端与所述第一反相器的输入端电连接；
第二反相器，所述第二反相器的输入端与id端电连接；
第二与非门，所述第二与非门的第一输入端与所述第一反相器的输出端电连接，所述第二与非门的第二输入端与所述第二反相器的输出端电连接；
第三与非门，所述第三与非门的第一输入端与所述第一与非门的输出端电连接，所述第三与非门的第二输入端与所述第二与非门的输出端电连接。
6.根据权利要求5所述的mcu的mtp单元读写控制电路，其特征在于，所述第二rs控制单元包括：
第三反相器，所述第三反相器的输入端与所述第一与非门的第一输入端电连接；
第四反相器，所述第四反相器的输入端与所述第一反相器的输入端电连接；
第五反相器，所述第五反相器的输入端与所述第二反相器的输入端电连接；
第四与非门，所述第四与非门的第一输入端与所述第三反相器的输出端电连接，所述第四与非门的第二输入端与所述第四反相器的输入端电连接；
第五与非门，所述第五与非门的第一输入端与所述第四反相器的输出端电连接，所述第五与非门的第二输入端与所述第五反相器的输出端电连接；
第六与非门，所述第六与非门的第一输入端与所述第四与非门的输出端电连接，所述第六与非门的第二输入端与所述第五与非门的输出端电连接。
7.根据权利要求6所述的mcu的mtp单元读写控制电路，其特征在于，所述移位寄存器包括：
第一d触发器单元，所述第一d触发器单元内设置有多个d触发器，首个d触发器的第一输入端与data端电连接，后一个d触发器的第一输入端与前一个d触发器的第一输出端电连接，首个d触发器的第二输入端与所述数据锁存器的第二输入端电连接，后一个d触发器的第二输入端与前一个d触发器的第二输入端电连接，所述第一d触发器单元中的多个d触发器分别与多组所述rs控制模块一一对应，每个d触发器的r端与相对应的所述rs控制模块的所述第一rs控制单元的所述第三与非门的输出端或相对应的所述rs控制模块的所述第二rs控制单元的所述第四与非门的输出端电连接，每个d触发器的s端与相对应的所述rs控制模块的所述第一rs控制单元的所述第一与非门的输出端或相对应的所述rs控制模块的所述第二rs控制单元的所述第六与非门的输出端电连接，每个d触发器的第一输出端与所述mtp单元电连接。
8.根据权利要求7所述的mcu的mtp单元读写控制电路，其特征在于，所述地址加1模块包括：
第三rs控制单元，所述第三rs控制单元设置有多个，首个所述第三rs控制单元的第一端与ext_adr端电连接，后一个所述第三rs控制单元的第一端与前一个所述第三rs控制单元的第一端电连接，首个所述第三rs控制单元的第二端与wr端电连接，后一个所述第三rs控制单元的第二端与前一个所述第三rs控制单元的第二端电连接；
每个所述第三rs控制单元设置中有：第七与非门，所述第七与非门的第一输入端与ext_adr端电连接，所述第七与非门的第二输入端与wr端电连接；第八与非门，所述第八与非门的第一输入端与所述第七与非门的输出端电连接，所述第八与非门的第二输入端与所述第七与非门的第二输入端电连接；
第一d触发器，所述第一d触发器的第一输入端与所述第一d触发器的r端电连接，所述第一d触发器的第二输入端与所述第一d触发器单元的首个d触发器的第二输入端电连接；
第六反相器，所述第六反相器的输入端与首个所述第三rs控制单元的第二端电连接，所述第六反相器的输出端与所述第一d触发器的s端电连接；
计数器，所述计数器的第一端与所述第一d触发器的第一输出端电连接，所述计数器内设置有多个d触发器，每个d触发器的第一输入端与第二输出端电连接，首个d触发器的第二输入端与所述第一d触发器的第一输出端电连接，后一个d触发器的第二输入端与前一个d触发器的第二输出端电连接，所述计数器中的多个d触发器分别与多个所述第三rs控制单元一一对应，每个d触发器的r端与相对应的所述第三rs控制单元的所述第八与非门的输出端电连接，每个d触发器的s端与相对应的所述第三rs控制单元的所述第七与非门的输出端电连接。
9.根据权利要求8所述的mcu的mtp单元读写控制电路，其特征在于，所述地址选择模块包括：
地址选择器，所述地址选择器的第一输入端与pc_adr端电连接，所述地址选择器的第二输入端与所述计数器中每个d触发器的第一输出端电连接，所述地址选择器的第三输入端与adr_sel端电连接；
第七反相器，所述第七反相器的输入端与所述地址选择器的输出端电连接，所述第七反相器的输出端与所述mtp单元电连接。