实现读取操作的温度跟踪动态保持器实施方式的制作方法

实现读取操作的温度跟踪动态保持器实施方式
1.相关申请
2.本申请要求于2019年12月24日提交的第201911053697号印度申请的权益，并通过引用并入其全部内容。
技术领域
3.本公开涉及静态随机存取存储器(sram)，并且更具体地说，涉及用于提供温度跟踪动态保持器实施方式的系统和方法，以实现sram在低电压和/或高温下的读取/写入操作。


背景技术：

4.典型的六晶体管(6t)sram在低电压下可能会由于各种设计参数的退化而经历操作故障，诸如静态噪声容限(snm)、不良的读取和写入容限以及对过程、电压和温度(pvt)波动的指数增加的灵敏度。最先进的超低压sram设计技术通过使用八晶体管(8t)sram单元来规避传统6t sram的这些限制，该单元具有用于去耦读取操作和写入操作的独立读取端口。然而，8t sram单元通过其读取端口遭受数据相关的读取位线(rbl)泄漏，这在电压和时间窗口方面恶化了读取感测容限，所述泄漏是由超低电压下的导通和截止状态(ion/ioff)的小电流比引起的。
5.这个问题的典型解决方案包含使用固定强度保持器或更大的位单元(10t单元)。固定强度保持器在低电压/低温或高电压/高温下引入问题。使用更大的位单元增加了面积，并且因此不是实用的解决方案。


技术实现要素：

6.静态随机存取存储器(sram)系统，其包含多个sram存储单元和耦合到读取位线的动态保持器。动态保持器包含支持第一温度范围的读取操作的第一保持器和支持第二温度范围的读取操作的第二保持器，以及基于温度选择第一保持器或第二保持器的温度敏感控制电路。
7.提供动态保持器以保持静态随机存取存储器(sram)读取位线中的信号的方法包含将动态保持器耦合到读取位线，动态保持器包含第一保持器和第二保持器。方法进一步包含基于温度从温度敏感控制电路接收信号，以选择第一温度范围的第一保持器或第二温度范围的第二保持器。动态保持器设计用于为读取位线提供支持。
附图说明
8.从下面给出的详细描述和本公开的实施例的附图中，将更全面地理解本公开。附图用于提供对本公开的实施例的知识和理解，并且不将本公开的范围限制于这些特定实施例。进一步地，附图不一定按比例绘制。
9.图1是8t sram的示意图，带有去耦合的读取端口。
10.图2是带有固定强度保持器的8t sram的示意图。
11.图3是具有动态保持器实施方式的sram的一个实施例的框图。
12.图4是使用动态保持器的一个实施例的流程图。
13.图5是动态保持器实施方式的一个实施例的电路图。
14.图6是温度敏感延迟电路的一个实施例的电路图。
15.图7是示出了图5的动态保持器实施方式中的信号时序的信号图。
16.图8是动态保持器实施方式的另一实施例的电路图。
17.图9是动态保持器实施方式的另一实施例的电路图。
18.图10描绘了本公开的实施例可以在其中操作的示例性计算机系统的抽象图。
具体实施方式
19.本公开的方面涉及温度跟踪动态保持器实施方式，以实现sram的超低电压读取操作。超低电压是技术术语，例如可以指0.6v至0.4v范围内的电压。在这个设计实施方式中，保持器的强度基于当前的设计要求动态改变。基于8t静态随机存取存储器(sram)的高密度1r/1w sram宏支持低至0.5v的低电压读取1/读取0操作。在次10nm finfet技术的
‑
40℃至150℃之间的一个实施例中，动态强度保持器设计支持在大的温度范围内的可靠读取操作。自调节动态强度保持器具有基于温度调节的驱动强度。通过这种方式，高温下的读取1干扰和冷温度下的读取0干扰都得到缓解，从而在宽的温度范围内扩展了可靠读取操作，并增加了存储器的访问时间和循环时间的性能增益。
20.图1示出了典型的8t sram组织。每行单元110a/110c和110b/110d具有附接到读取端口的读取字线(rwl)120a/120b和附接到6t(6晶体管)sram单元110a
‑
110d的写入端口的写入字线(wwl)130a/130b。每列具有一对互补的用于写入单元110a
‑
110d的写入位线(wbl和wblb)125a、125b和135a、135b，以及用于从单元110a
‑
110d读取的读取位线(rbl)140、145。8t sram的写入操作与6t sram器的写入操作相同，它们的读取操作通过读取端口执行。通过晶体管m0和m1提供去耦合的读取端口从单元110a读取数据。
21.在待机期间，通过使用预充电正金属氧化物半导体(pmos)装置150a/150b，所有rbl被预充电到vdd。当读取循环激活时，预充电pmos 150a/150b关闭，使读取位线(rbl)浮动。如果被访问的单元110a存储“0”，则rbl 140放电到地，否则保持在vdd。
22.如图1中所示，有四个电流与读取位线相关联：icell1、icell0、ileak1和ileak0，其中icell1和icell0是被访问单元110a分别存储“1”和“0”时吸收的相应读取电流，ileak1和ileak0是流经分别存储“1”和“0”的其它未被访问单元110b的泄漏电流。注意，当单元110a存储“1”(即，qb＝“1”)时，其互补位(即，qb＝“0”)被施加到读取端口中的下拉负金属氧化物半导体(nmos)m0的栅极。但是当写入字线130a对于相同行导通时，qb的电压上升到相对小的电压(100
‑
200mv)，并且弱导通图1中所示的下拉“m0”nmos。icell1是弱亚阈值电流，并且比icell0小。泄漏电流ileak0和ileak1不可忽略，并且在低电压(低vdd)、高温和/或每个读取位线有大量单元的情况下变得更加显著。未被选择的单元的泄漏电流ileak0和ileak1可以使读取位线放电。被访问单元吸收的读取电流icell1+未被访问单元的泄漏电流ileak的组合可以使rbl放电。
23.解决这个问题的一种方法是在sram中插入保持器。保持器配置为在读取操作期间
保持读取位线上的电压电平。保持器电路或保持器的使用是8t sram单个位线读取架构的常见技术。保持器是反馈电路，该反馈电路帮助读取位线保持在全轨，以补偿读取
‑
1操作期间未被选择的位单元的泄漏电流。然而，保持器过度补偿有风险。在读取1操作中(从sram单元110a
‑
110d读取值“1”)，读取位线不得在反相器的跳变点以下放电。如果读取位线上的电流由于泄漏路径而降低，则反相器跳闸，并且在输出端捕获错误数据。读取1故障发生在较高的温度下，因为较高的温度会导致较高的泄漏。为了防止读取1失败，保持器必须能够保持rbl值，即它必须足够强以对抗泄漏ileak0/ileak1。
24.当在读取0操作期间，在读取位线上存在强保持器时，则它使读取0操作不稳定(从sram单元110a
‑
110d读取值“0”)。在读取0操作中，位单元的读取端口使读取位线放电，并且如果在设计中使用强保持器，它会减缓放电，这也被称为在读取0循环期间与位单元读取电流的斗争。这些读取0故障在低温下尤为突出。对于成功的读取0操作，在低温期间，在读取位线上优选非常弱的保持器。读取0和读取1对保持器设计的要求相互矛盾。因此，优化8t sram中的保持器是非常复杂的，并且需要将努力主要集中在设计方面。此外，这种矛盾的要求限制了最低操作电压，并且降低了正常电压范围内的性能。
25.图2描绘了通过8t sram单元210的感测inv反相器和弱pmos保持器240(n系列pmos)的大信号感测。这种传统方案在sf(慢nmos快pmos)转角和低温下难以执行读取“0”，这限制了最低操作电压并且降低了正常工作范围内的性能。通常，在较高的温度下需要更强的pmos保持器，并且较弱的pmos保持器在较低的温度下工作良好。但是如上面所注意的，更强的pmos保持器会影响8t sram性能，并且限制sf/低温转角处的较低功能电压。
26.如上面所讨论的，有四个电流与读取位线相关联：icell1、icell0、ileak1和ileak0，其中icell1和icell0是被访问单元分别存储“1”和“0”时吸收的读取电流，ileak1和ileak0是流经分别存储“1”和“0”的其它未被访问单元的泄漏电流。当存储值qt＝1(qb＝0)且rbl保持在逻辑1时，位单元中发生“读取1”，而当qt＝0(qb＝1)时发生“读取0”，这使得rbl能够通过由反相器感测逻辑感测的放电路径放电。
27.保持器配置为在读取1操作期间保持读取位线上的电压电平。在本系统中，实现了动态保持器(代替固定强度保持器)，其中保持器强度基于当前温度和电压而变化，因此保持器强度随着温度调整其强度以获得优选性能。在一个实施例中，这种动态保持器包含两种保持器配置，使得适当的强度保持器基于温度而激活。当读数为1时，保持器通过“保持”rbl充电(＝电源电压电平)来支持读取1。因此，保持器电路应足够强，以抵抗噪声和泄漏，否则会导致错误放电至低电平状态，从而触发感测反相器跳闸。然而，保持器应该足够弱，以通过允许rbl在读数0时快速放电来支持读取0，尤其是在低温下。固定强度保持器很难在不同的温度范围内表现良好，因为保持器强度在低温下相对弱，在较高的温度下相对强，以获得最佳性能并且支持超低电压操作。
28.由于较高的泄漏电流ileak1和ileak0和较高的温度下的强度亚阈值电流icell1，使用了动态保持器。较高的温度下的泄漏电流是较低的温度下泄漏电流的10
‑
15倍。在低温下，“ileak1和ileak0”非常小，并且不需要保持器。保持器主要用于对抗弱的亚阈值电流icell1。icell1在低温下非常小，并且需要一个非常弱的保持器。因为在典型的设计中，保持器是为高温要求设置的，所以在低温下更强的保持器会限制最低的功能操作电压，并且降低正常电压范围内的操作频率。因此，本设计采用动态保持器实现，其中保持器强度根据
设计需要动态改变。这使得在较高的温度下更强的保持器能够补偿更强的泄漏ileak1和ileak0和更强的亚阈值icell1放电路径，并且在低温下更弱的保持器能够支持弱亚阈值icell1。
29.在一个实施例中，一系列pmos用作保持器，以支持“icell1+ileak_total”。在一个实施例中，温度传感器(在一个实施例中为pmos二极管)用于动态改变pmos的堆叠。在一个实施例中，在较低的温度下使用“x+y”串联保持器或“1nmos和x pmos”串联保持器。在当慢nmos/快pmos(sf)、快nmos/快pmos(ff)、慢nmos/慢pmos(ss)或典型转角(tt)处于低温时的一个实施例中，在处于
‑
40℃与中等(55℃
‑
85℃)之间、(sf_
‑
40c/ff_
‑
40c/ss_
‑
40c/tt_
‑
40c)的一个实施例中，使用下驱动保持器。在一个实施例中，在高温下(在一个实施例中在中等(55℃
‑
85℃)到高温(150℃)之间)使用更强的“x pmos”系列保持器来解决泄漏问题。
30.图3是系统的一个实施例的框图。一或多个sram单元310耦合到读取位线320。读取位线直接耦合到弱保持器330或通过弱保持器330耦合到强保持器340。弱保持器330和/或强保持器340由控制电路350启用。在一个实施例中，控制电路350利用tkeep和反相tkeep(tkeep！)启用保持器。在一个实施例中，控制电路350可以是温度敏感延迟电路，如下面所描述。在一个实施例中，当温度低时(在一个实施例中在
‑
40℃与中等(55℃
‑
85℃)之间)，弱保持器330被启用，而在高温(中等温度(55℃
‑
85℃)到高温(150℃)下，强保持器340被启用。在一个实施例中，保持器包括一系列pmos元件。在一个实施例中，系统包含用于一个保持器的三至六个pmos。在一些实施例中，保持器可以包含单个pmos和nmos。保持器设计为向rbl线提供支持，以在没有不稳定的情况下使能读取0，并且在没有导致错误读取的泄漏的情况下启用读取1。
31.在一个实施例中，保持器之间的差异是pmos电路的强度。在一个实施例中，保持器的强度通过启用不同的阈值pmos堆叠保持器而变化，例如，对于第一温度范围(低(
‑
40℃)到中等范围(55℃
‑
85℃))内的某一点，启用具有较高阈值pmos装置的第一pmos堆叠，而对于第二温度范围(中等范围(55℃
‑
85℃)到高(150℃)内的某一点)，具有较低阈值pmos堆叠保持器的第二pmos堆叠由tkeep信号启用。在一个实施例中，在中等温度范围启用哪一个保持器取决于操作条件；然而，任一个都可以在不影响读取0/读取1操作的情况下启用。根据操作条件，较低阈值pmos装置的强度是较高阈值装置的强度的1.5倍至4倍。保持器的强度也可以通过对于更强的保持器具有更大的装置尺寸和对于更弱的保持器具有更小的装置尺寸来控制。
32.在一个实施例中，保持器强度通过改变保持器的pmos元件的数量而改变，例如，对于第一温度范围(低(
‑
40℃)到中等(55℃
‑
85℃))，通过tkeepb信号将使能“m”数量的堆叠的pmos，而对于第二温度范围(中等(55℃
‑
85℃)到高(150℃))，通过tkeep信号将启用更少数量的pmos。在一个实施例中，pmos的数量是“m
‑
2”，例如比第一温度范围少两个pmos。
33.图4是使用动态保持器的一个实施例的流程图。过程开始于块410。在框420(系统用动态保持器建立)具有温度相关的控制信号。在框430，接收温度相关的控制信号。在一个实施例中，温度相关的控制信号是从温度敏感延迟电路接收的。在一个实施例中，温度相关的控制信号是从读取位线的温度调节副本接收的。
34.在框440，通过控制信号选择适当的保持器的保持器路径。
35.在框450，使用所选择的保持器路径来保护读取操作。这使得系统能够在更热的温
度下使用更强的保持器，以补偿更大的泄漏路径，从而确保在读取1操作期间rbl保持在高值。然而，因为在不需要高功率保持器时选择了低功率保持器，所以系统可以确保在较冷的温度下读取0操作成功。过程继续监控温度并且选择性地启用适当的保持器，以确保每次读取操作成功。
36.图5是动态保持器实施方式的一个实施例的电路图。为了使保持器在低电压下起作用，保持器强度被动态地改变，以对于组合的读取0/1操作具有更高的成品率。如本领域已知的，系统包含耦合到读取位线(rbl)520的6t sram 510。点击/写入线/预充电产生560耦合到温度敏感延迟电路550。输入是信号二极管输入。温度敏感延迟电路550的输出是信号二极管输出。在一个实施例中，信号二极管输出通过缓冲器555。缓冲器555的输出是tkeep！(反相tkeep)信号，其控制堆叠保持器530。
37.在一个实施例中，使用两种不同的pmos保持器堆叠配置。标准vt pmos 545包含一组标准阈值pmos，mks1
‑
mksn，它们创建了一个强保持路径，并在高温下由tkeep信号启用。高vt pmos 540包含pmos mkw1
‑
mkwn，它们是产生弱pmos保持器540的高阈值电压晶体管。pmos保持器540、545的激活在标准阈值装置(强保持器路径)545和高阈值装置(弱保持器路径)540之间动态切换。在高温下，温度敏感延迟电路550开启强保持器路径545中的标准阈值“mks1
‑
mksn”pmos晶体管，以防止rbl上的较大泄漏导致读取“1”失败。在读取循环开始时，弱强度pmos保持器540耦合到系统中以支持泄漏。标准pmos保持器545中的最后一个pmos的栅极耦合到高vt pmos 540中的最后一个pmos的栅极，以提供反馈回路来在读取0完成后禁用保持器。
38.信号“tkeep”是通过温度敏感延迟电路550产生。“tkeep”信号在延迟“temp_delay”之后激活强保持器路径540，并且并行地禁用弱pmos保持器545。来自温度敏感延迟电路550的延迟在冷温度下产生更长的延迟(“temp_delay@
‑
40c>>temp_delay@150c”)，使得弱的pmos保持器路径在读取0周期中有效。
39.图6是温度敏感延迟电路的一个实施例的电路图。nmos和pmos晶体管630的二极管配置(栅极和漏极短路)用于在电路中产生温度敏感延迟，nmos 630a和pmos 630b在偏斜过程中平衡系统。
40.当8t sram在冷温度和低电压下操作时，晶体管630的阈值电压增加，并且晶体管630的降低的有效vgs改变了信号的延迟。在一个实施例中，温度延迟电路550在外部信号clk的上升沿被激活。二极管输入信号610提供激活。在一个实施例中，这个电路的输出信号“tkeep”用于激活强pmos保持器电路。低温下的电路延迟几乎是高温下电路延迟的10倍左右。这足以在冷温度下读取“0”操作期间保持更强的pmos保持器禁用。mn1 625激活用于读取操作的延迟电路，mp1 620在静态下不激活延迟电路。
41.图7是示出了图5的动态保持器实施方式中的信号时序的信号图。时钟信号clk 710触发全局时钟gclk 720、读取字线信号(rwl)730和预充电信号(prch)735。输入到温度延迟电路550的二极管输入信号与接通二极管输出端时刻之间的时间取决于温度。输出(二极管输出低温760或二极管输出高温765)在不同的时间打开。延迟770、780表明，在高温下，短延迟770意味着强保持器被快速开启，而在低温下，延迟780足够长，以致于使用弱保持器。
[0042]“tkeep”信号产生延迟相当于热温度下的正常缓冲延迟(“temp_delay”＝～2*反
相器延迟)，它激活更强的保持器路径以维持泄漏路径。采用建议的动态保持器实施方式，pmos保持器强度随温度自适应改变，以实现可靠的读取0和读取1操作，从而实现低电压功能。可以看出，当温度较低时，二极管输出比温度较高时延迟。
[0043]
与现有方法的定性比较见表1。设计显示出更好的vmin，并且能够在0.5v的低电压下操作，而不会增加位单元的面积。
[0044][0045]
图8是动态保持器实施方式的另一实施例的电路图。系统包含温度敏感延迟电路820，其从clk/wl/预充电发生器840接收二极管输入信号。温度敏感延迟电路820的输出是二极管输出信号，该信号通过缓冲器830。
[0046]
缓冲器830的输出通过反相器835。反相器835的输出是tkeep信号。tkeep信号控制双保持器850。tkeep信号控制高vt保持器860。反向tkeep信号(tkeepb)控制标准vt保持器880。当反相tkeep信号(tkeepb)控制双保持器850的pmos开关870时，该开关接通高vt(弱)保持器860。高vt保持器860由pmos开关870激活。当它有效时，nmos保持器875被激活，并且高vt保持器860有效。当温度高时，tkeep信号激活标准(强)保持器880。标准保持器880中的pmos堆叠在高温下提供支持。nmos保持器875的栅极通过反相器865耦合到强保持器880中最后一个pmos元件的栅极。
[0047]
图9是动态保持器实施方式的另一实施例的电路图。系统包含温度敏感延迟电路920，其从clk/wl/预充电发生器940接收二极管输入信号。温度敏感延迟电路920的输出是二极管输出信号，该信号通过缓冲器930。缓冲器930的输出通过反相器935。反相器935的输出是tkeep信号。tkeep信号控制动态保持器950。
[0048]
tkeep信号控制pmos开关960，其激活通过动态保持器950的用于高温路径的路径，例如强保持器970。当pmos开关960接通时，信号流过串联保持器pmos元件的子集，这里显示为mks4、mkw3、mkw2、mkw1。反相tkeepb信号激活用于低温路径的系列pmos保持器mkw1至mkwn的全集，例如，弱保持器980。高温路径中较少数量的堆叠pmos提供了较低的电阻路径(这导致较高的电流)以抵抗未选择的位单元上的泄漏。在这个实施例中，堆叠尺寸(例如保持器中的pmos元件的数量)用于创建强保持器和弱保持器，而不是高vt/标准vtp mos元件。本领域技术人员将理解，在上述每个实施例中，使用高vt/标准vt pmos和每个保持器的pmos的数量都可以改变，以提供所需的保持器支持水平。
[0049]
图10描绘了本公开的实施例可以在其中操作的示例性计算机系统的抽象图。描述了可以在其中执行一组指令的计算机系统1000。在可替代的实施方式中，机器可以连接(例如，联网)到lan、内联网、外联网和/或互联网中的其它机器。机器可以在客户端
‑
服务器网络环境中以服务器或客户端机器的身份操作，作为对等(或分布式)网络环境中的对等机器，或者作为云计算基础设施或环境中的服务器或客户端机器。
[0050]
机器可以是个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、网络器具、服务器、网络路由器、交换机或网桥，或者能够执行一组指令(顺序或以其它方式)的任意系统，该组指令指定将由彼系统采取的动作。进一步地，虽然示出了单个机器，但是术语“机器”也应被理解为包含单独或共同执行一组(或多组)指令以执行本文讨论的任意一或多种方法的任意机器的集合。
[0051]
示例性计算机系统1000包含处理装置1002、主存储器1004(例如，只读存储器(rom)、闪存、诸如同步dram(sdram)的动态随机存取存储器(dram))、静态存储器1006(例如，闪存、静态随机存取存储器(sram)等)，和数据存储装置1018，它们通过总线1030相互通信。
[0052]
处理装置1002代表诸如微处理器、中央处理单元等的一或多个处理器。更具体地，处理装置可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器、或实现其它指令集的处理器、或实现指令集组合的处理器。处理装置1002也可以是一或多个专用处理装置，诸如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理装置1002可以配置为执行指令1026，用于执行本文描述的操作和步骤。
[0053]
计算机系统1000可以进一步包含网络接口装置1008，以通过网络1020进行通信。计算机系统1000还可以包含视频显示单元1010(例如，液晶显示器(lcd)或阴极射线管(crt))、字母数字输入装置1012(例如，键盘)、光标控制装置1014(例如，鼠标)、图形处理单元1022、信号生成装置1016(例如，扬声器)、图形处理单元1022、视频处理单元1028和音频处理单元1032。
[0054]
数据存储装置1018可以包含机器可读存储介质1024(也称为非暂时性计算机可读介质)，其上存储有一或多组指令1026或体现本文描述的任意一或多种方法或功能的软件。指令1026也可以在由计算机系统1000执行期间完全或至少部分地驻留在主存储器1004和/或处理装置1002中，主存储器1004和处理装置1002也构成机器可读存储介质。
[0055]
在一些实施方式中，指令1026包含实现对应于本公开的功能的指令。虽然机器可读存储介质1024在示例性实施方式中被示为单个介质，但是术语“机器可读存储介质”应当被理解为包含存储一或多组指令的单个介质或多个介质(例如，集中式或分布式数据库，和/或相关联的高速缓存和服务器)。术语“机器可读存储介质”还应被理解为包含能够存储或编码由机器执行的一组指令并且使机器和处理装置1002执行本公开的任意一或多种方法的任意介质。因此，术语“机器可读存储介质”应被理解为包含但不限于固态存储器、光学介质和磁性介质。
[0056]
前面详细描述的一些部分已经根据对计算机存储器内的数据位的操作的算法和符号表示来呈现。这些算法描述和表示是数据处理领域的技术人员用来最有效地向本领域其他技术人员传达其工作内容的方式。算法可以是导致期望结果的一系列操作。操作需要对物理量进行物理操作。此类量可以采取能够被存储、组合、比较和以其它方式操纵的电信号或磁信号的形式。此类信号可以称为位、值、元件、符号、字符、术语、数字等。
[0057]
然而，应该记住，所有这些和类似的术语将与适当的物理量相关联，并且仅仅是应用于这些量的方便的标签。除非特别说明，否则从本公开中显而易见的是，应当理解，在整个描述中，某些术语指的是计算机系统或类似的电子计算装置的动作和过程，该计算机系
统或类似的电子计算装置将计算机系统的寄存器和存储器中表示为物理(电子)量的数据操纵和转换成类似地表示为计算机系统存储器或寄存器或其它此类信息存储装置中的物理量的其他数据。
[0058]
本公开还涉及用于执行本文操作的设备。这个设备可以为预期目的而专门构造，或者它可以包含由存储在计算机中的计算机程序选择性激活或重新配置的计算机。此类计算机程序可以存储在计算机可读存储介质中，诸如但不限于任意类型的盘，包含软盘、光盘、cd
‑
rom和磁光盘、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡，或者任意类型的适于存储电子指令的介质，每个都耦合到计算机系统总线。
[0059]
本文呈现的算法和显示并不固有地与任意特定的计算机或其它装置相关。根据本文的教导，各种其它系统可以与程序一起使用，或者可以证明构造更专用的设备来执行方法是方便的。附加地，本公开没有参考任意特定的编程语言来描述。应当理解，可以使用各种编程语言来实现本文描述的本公开的教导。
[0060]
本公开可以作为计算机程序产品或软件来提供，其可以包含其上存储有指令的机器可读介质，这些指令可以用于对计算机系统(或其它电子装置)进行编程以执行根据本公开的过程。机器可读介质包含用于以机器(例如，计算机)可读的形式存储信息的任意机制。例如，机器可读(例如，计算机可读)介质包含机器(例如，计算机)可读存储介质，诸如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储介质、光存储介质、闪存装置等。
[0061]
在前述公开内容中，已经参考其特定示例性实施方式描述了本公开内容的实施方式。显而易见的是，可以对其进行各种修改，而不脱离如以下权利要求中阐述的本公开的更宽的精神和实施方式范围。在本公开以单数形式提及一些元件的情况下，在附图中可以描绘一个以上的元件，并且相似的元件用相似的数字来标记。因此，本公开和附图被认为是说明性的，而不是限制性的。