用于利用不对称性降低信号完整性串扰的存储器系统设计的制作方法

用于利用不对称性降低信号完整性串扰的存储器系统设计
1.相关申请的交叉引用
2.本专利申请要求2019年6月14日提交的、题为“memory system design for signal integrity crosstalk reduction with asymmetry”的第16/442,208号非临时申请的优先权，该申请被转让给本技术的受让人，并且在本文中通过引用而明确合并于此。
技术领域
3.本公开总体上涉及集成通信系统，更具体地，涉及用于利用不对称性降低信号完整性串扰的存储器系统设计。


背景技术：

4.电连接存在于系统层级结构的每级处。该系统层级结构包括从最低系统级的有源器件的互连一直到在最高级处的系统级互连。例如，互连层可以将集成电路上的不同器件连接在一起。随着集成电路变得越来越复杂，大量的互连层被指定来提供器件之间的电连接。最近，由于现代电子设备中互连的大量器件，针对电路装置的互连级的数目显著增加。用于支持数目增加的器件的数目增加的互连级涉及更错综复杂的过程。
5.这些互连层可以在高频电路设计中为互连集成电路(ic)器件提供传输线结构。例如，高频电路设计可以使用传输线(例如，迹线(trace))来支持高速接口。传统的互连迹线制造在印刷电路板(pcb)上，以支持pcb上的器件之间的通信。例如，片上系统(soc)管芯可以使用并行存储器接口与外部存储器进行通信。
6.例如，并行存储器接口可以包括低功率双倍数据速率(lpddr)存储器接口，该lpddr存储器接口被配置在具有单端数据通道的lpddr并行接口中。这些并行迹线的si(signal integrity，信号完整性)在lpddr性能中起着至关重要的作用。不幸的是，si受到串扰(xtalk)、isi(符号间干扰)和反射以及信号误差的其他来源的影响。较差的si降低了si的眼开度(eye-aperture)，因此降低了lpddr性能。传统上，si通道是使用依赖于对称布线的常规衬底来设计的。对称布线导致更高的最大串扰，因此导致差的信号完整性。期望信号布线技术能够在支持更高的性能(例如，速度)的同时，降低最大串扰和改善si。


技术实现要素：

7.描述了一种集成电路。集成电路(ic)可以包括印刷电路板(pcb)。ic还可以包括pcb上的片上系统(soc)管芯。ic还可以包括耦合到soc管芯的并行存储器接口的存储器器件。存储器器件可以通过以不对称布线布置的并行信号迹线耦合到并行存储器接口。在并行信号迹线的不对称布线中，针对并行信号迹线的大部分，信号迹线是根据并行信号迹线之间的可变间距来布置的。
8.描述了一种集成电路。集成电路(ic)可以包括并行存储器接口，该并行存储器接口具有基于不均匀迹线间距而间隔开的并行信号迹线。并行信号迹线的间距可以包括并行信号迹线的内迹线之间的、大于并行信号迹线的外迹线之间的迹线间距的迹线间距。
9.描述了一种集成电路。集成电路(ic)可以包括印刷电路板(pcb)。ic还可以包括pcb上的片上系统(soc)管芯。ic还可以包括通过pcb耦合到soc管芯的并行存储器接口的外部存储器器件。pcb可以被布置成使得pcb的内并行信号迹线之间的迹线间距大于pcb的外并行信号迹线之间的迹线间距。
10.这已经相当宽泛地概述了本公开的特征和技术优点，以便可以更好地理解下面的详细描述。下面将描述本公开的附加特征和优点。本领域技术人员应当理解，本公开可以容易地用作修改或设计用于实现与本公开目的相同的其他结构的基础。本领域技术人员还应认识到，这种等同的构造不脱离所附权利要求中阐述的本公开的教导。当结合附图考虑时，从以下描述中将更好地理解被认为是本公开的特性的新颖特征(关于其组织和操作方法)连同进一步的目标和优点。然而，应当清楚地理解，每个附图仅为了说明和描述的目的而提供，并不旨在作为对本公开的界限的限定。
附图说明
11.为了更完整地理解本公开，现在结合附图参考以下描述。
12.图1是根据本公开各方面的存储器子系统的框图，其示出可通信地耦合到外部存储器器件的主机片上系统(soc)管芯。
13.图2a和图2b是根据本公开各方面进一步示出图1的存储器子系统的示意图，以示出传输线结构的印刷电路板(pcb)迹线之间的不对称间距。
14.图3a和图3b是根据本公开各方面的存储器子系统的框图，包括在具有内部信号完整性通道的soc-存储器层叠封装(pkg-on-pkg)配置中的堆叠在主机soc管芯上的存储器封装。
15.图4a示出了在传输线结构覆盖区中具有所示的迹线的对称布线的常规衬底中的一个字节。
16.图4b示出了根据本公开各方面的在图4a的相同的传输线结构覆盖区中具有迹线的不对称布线的存储器衬底中的一个字节。
17.图5a和图5b示出了在图4a的传输线结构覆盖区中具有迹线的对称布线的常规衬底中的一个字节。
18.图6a和图6b示出了根据本公开各方面的在图4a的相同的传输线结构覆盖区中具有迹线的不对称布线的存储器衬底中的一个字节。
19.图7a和图7b是示出根据本公开各方面的曲线图，其示出由于常规对称布线和不对称布线而导致的到邻近的迹线的电容耦合和电感耦合。
20.图8是示出其中可以有利地采用本公开的配置的示例性无线通信系统的框图。
21.图9是示出根据一种配置的用于半导体组件的电路、布局和逻辑设计的设计工作站的框图。
具体实施方式
22.结合附图，下面阐述的详细描述旨在作为各种配置的描述，而不旨在表示其中可以实践本文描述的概念的唯一配置。出于提供对各种概念的透彻理解的目的，详细描述包括具体细节。然而，对于本领域技术人员来说显而易见的是，这些概念可以在没有这些具体
细节的情况下被实践。在一些情况下，已知的结构和组件以框图形式示出，以避免模糊这些概念。
23.如本文所述，术语“和/或”的使用旨在表示“包含性的或”，并且术语“或”的使用旨在表示“排他性的或”。如本文所述，贯穿本说明书使用的术语“示例性的”意味着“用作示例、实例或说明”，并且不应被解释为相对于其他示例性配置是优选的或有利的。如本文所述，贯穿本说明书使用的术语“耦合”意味着“连接，不管是直接连接还是通过中间连接(例如，开关)、电连接、机械连接或其他方式而间接连接”，并且不一定限于物理连接。另外，连接可以是物体被永久连接或可释放地连接的此类连接。连接可以通过开关进行。如本文所述，贯穿本说明书使用的术语“接近”是指“邻近、非常临近、紧邻或靠近”。如本文所述，贯穿本说明书使用的术语“在
……
之上(on)”在一些配置中意味着“直接地在
……
之上”，而在其他配置中意味着“间接地在
……
之上”。
24.电连接存在于系统层级结构的每级处。具体地，互连层将集成电路(ic)上的不同器件连接在一起。随着集成电路变得越来越复杂，大量的互连层被指定来支持不同器件之间的电连接。最近，由于现代电子设备中互连的大量器件，针对电路装置的互连级的数目显著增加。用于支持数目增加的器件的数目增加的互连级涉及更错综复杂的过程。
25.这些互连层可以在高频电路设计中为互连集成电路(ic)器件提供传输线结构。例如，高频电路设计可以使用传输线(例如，迹线)来支持高速接口。传统的互连迹线制造在印刷电路板(pcb)上，以支持pcb上的器件之间的通信。例如，片上系统(soc)管芯可以通过pcb上的并行迹线与外部存储器(例如，动态随机存取存储器(dram))进行通信。具体地，pcb迹线可以将soc封装(pkg)互连到pcb上的存储器(例如，dram)封装。可替代地，dram封装可以以层叠封装(pop)配置堆叠在soc封装上。这些不同的配置都依赖于并行存储器接口以支持通信。
26.一种类型的并行存储器接口是低功率双倍数据速率(lpddr)存储器。lpddr可以被配置为具有从soc到dram的单端数据通道的并行接口。这些并行迹线的si(信号完整性)在lpddr性能中起着至关重要的作用。使用用于外部存储器以及pop系统的si通道。不幸的是，信号完整性受到串扰(xtalk)、isi(符号间干扰)和反射以及信号劣化的其他来源的影响。
27.差的信号完整性通常会降低si通道的眼开度，因此降低lpddr性能。传统上，si通道是使用依赖于对称布线的常规衬底来设计的。对称布线导致更高的最大串扰，因此导致差的信号完整性。本公开的各方面提供了重新设计的lpddr新衬底(pkg和/或pcb)，这导致较低的最大串扰，从而导致改善的信号完整性和更高的性能(例如，速度)。
28.根据本公开的一个方面，集成电路包括具有基于不均匀迹线间距而间隔开的多条并行迹线的并行存储器接口。应当理解，术语“层”包括膜，并且除非另有说明，否则不应被解释为指示竖直厚度或水平厚度。如本文所述，术语“衬底”可以指已切割的晶片的衬底，或者可以指未切割的晶片的衬底。类似地，术语“芯片”和“管芯”可以互换使用，除非这种互换难以置信。
29.在下面的soc和外部存储器器件示例中，对称布线导致更高的最大串扰，从而导致信号质量较差。本公开各方面提供了一种重新设计的lpddr衬底(pkg和/或pcb)，其提供了较低的最大串扰，从而提供了较高工作频率处的改善的信号完整性。
30.根据本公开的一个方面，一种集成电路包括具有基于不均匀迹线间距而间隔开的
多条并行迹线的并行存储器接口。不均匀迹线间距可以被布置具有内并行迹线之间的迹线间距大于外并行迹线之间的迹线间距。例如，内并行迹线与最靠近的迹线之间的第一不均匀迹线间距大于任何两条其他并行迹线之间的第二不均匀迹线间距。
31.图1是根据本公开各方面的存储器子系统100的框图，其示出可通信地耦合到外部存储器器件的主机片上系统(soc)管芯。图1示出根据本公开各方面的低功率存储器子系统的侧视图，其示出耦合到印刷电路板(pcb)102上的外部存储器器件140的soc管芯110(例如，主机soc管芯)。本公开的这一方面应用了存储器链路的pcb迹线之间的不对称间距。该示例涉及移动或计算系统芯片组中的下一代低功率双倍数据速率(ddr)(例如，低功率双倍数据速率(lpddr))接口实现方式。图2a中进一步示出soc管芯110与外部存储器器件140之间的信号完整性通道150的pcb迹线。
32.图2a是根据本公开各方面的进一步示出图1的存储器子系统的示意图200，具有传输线结构的印刷电路板(pcb)迹线之间的不对称间距。代表性地，soc管芯110包括并行存储器接口220(例如，lpddr(4/4x/5)接口)，并行存储器接口220用于在soc管芯110与外部存储器器件(例如，动态随机存取存储器(dram)接收器(rx))240之间进行通信。尽管被示为易失性dram存储器，但是应当认识到，外部存储器器件可以由易失性存储器器件和/或非易失性存储器(nvm)器件(例如，基于与非(nand)/或非(nor)的闪存)组成。soc管芯110还耦合到配电网络(pdn)202。
33.在图2a的这个示例中，图1的外部存储器器件140被示为dram rx(例如，存储器rx 240)，其可通信地耦合到soc管芯110的并行存储器接口220。存储器rx 240通过soc封装(pkg)迹线(例如，soc pkg迹线222)、pcb迹线230和存储器(例如，dram)pkg迹线242可通信地耦合到并行存储器接口220。在该示例中，soc pkg迹线222、pcb迹线230和存储器pkg迹线242统称为信号完整性(si)通道250(例如，传输线结构)。
34.图2b示出si通道250(例如，传输线结构)的x16通道配置。si通道250的x16通道配置包括第一数据(dq)总线(例如，第一dq x8总线200或第一数据字节通道)和第二数据(dq)总线270(例如，第二dq x8总线270或第二数据字节通道)。si通道250的x16通道配置还包括第一dq x8总线260与第二数据(dq)总线270之间的命令地址(ca)总线280，尽管也考虑其它通道配置。在该示例中，用于在soc管芯110与外部存储器器件140(例如，存储器rx 240)之间进行通信的并行存储器接口220以高操作速度(例如，2133/3200mhz输入/输出(i/o)操作速度)运行。
35.在操作中，来自并行存储器接口220的数据(或激励)从并行存储器接口220的发送器(tx)通过soc pkg迹线222行进到pcb迹线230，到存储器pkg迹线242，再到存储器rx 240。在该示例中，存储器rx 240包括管芯上端接(on-die termination，odt)。因此，soc pkg迹线222、pcb迹线230和存储器pkg迹线242被共同示为si通道250。通常，soc pkg迹线222、pcb迹线230与存储器pkg迹线242之间的间距是对称的。
36.图3a是根据本公开各方面的存储器子系统300的框图，其示出在具有内部si通道350的片上系统soc-dram层叠封装(pkg-on-pkg)配置中存储器器件封装340(例如，dram封装)堆叠在主机soc管芯封装310上。图3a示出根据本公开各方面的存储器子系统300(例如，低功率存储器子系统)的侧视图，其示出在pcb 102上具有堆叠的存储器器件封装340(例如，dram封装)的soc管芯封装310(例如，主机soc管芯封装)。本公开的这一方面应用了内部
si通道350的迹线之间的不对称间距。该示例还涉及用于移动或计算系统芯片组的并行存储器(例如，lpddr)接口实现方式。图3b中进一步示出soc管芯封装310与存储器设备封装340之间的内部si通道350的迹线。
37.图3b是根据本公开各方面的进一步示出图3a的存储器子系统的示意图，以示出内部传输线结构的迹线之间的不对称间距。soc管芯封装310还包括并行存储器接口220(例如，lpddr(4/4x/5)接口)，该并行存储器接口220用于在soc管芯封装310与存储器器件封装340(例如，动态随机存取存储器(dram)接收器(rx)360)之间进行通信。尽管被示出为易失性dram存储器，但是应当认识到，外部存储器器件可以由易失性存储器器件和/或非易失性(nvm)存储器器件(例如，基于与非/或非的闪存)组成。
38.通常，soc pkg迹线222与存储器pkg迹线242之间的间距是对称的。具体地，常规的知识要求使用常规衬底设计和制造si通道。这些常规衬底依赖于内部si通道350的迹线之间的对称布线(例如，统一的间距)。不幸的是，内部si通道350的迹线的对称布线导致较高的最大串扰，从而导致si较差。结果，利用常规对称布线设计内部si通道350的迹线之间的间距通常导致差的信号完整性。
39.再次参考图2b，在到达存储器pkg迹线242(例如，dram pkg迹线)以及最终到达dram rx 240之前，si通道250被配置为soc-dram si外部通道，在soc pkg迹线222之外并且在pcb迹线230之上。也可以使用图2b的si通道250的x16通道配置来配置图3a和图3b中的内部si通道350。在该配置中，第一dq x8总线260、ca总线280与第二数据(dq)总线270的迹线之间的间距是对称的。本公开各方面寻求重新设计具有较低最大串扰的lpddr衬底(例如，pkg和/或pcb)，从而具有改善的信号完整性性能(例如，速度)。
40.图4a示出在传输线结构覆盖区(例如，x
×
y)中具有迹线的对称布线的常规衬底400中的一个字节。在该示例中，常规衬底400的信号迹线包括由常规衬底400的信号迹线携带的数据掩码反转(data mask inversion，dmi)位和数据(dq)位(例如，dmi0、dq0
–
dq7)。代表性地，常规衬底的对称布线意味着迹线之间的间距(例如，a1)是统一的。在常规衬底400的这种对称布线配置中，所有位之间的最大串扰(xtalk)限制了si通道的眼开度和数据速率。在该配置中，常规衬底400的内迹线(例如，dq2、dq3、dq4)经历增加的串扰，因为它们被更多侵扰线(aggressor line)包围。相比之下，常规衬底的外迹线(例如dmi0和dq7)由于数目减少的侵扰线而暴露于较少串扰。
41.图4b示出了根据本公开各方面的在图4a的相同的传输线结构覆盖区中具有迹线的不对称布线的存储器衬底450中的一个字节。在该示例中，存储器衬底450的信号迹线也包括由存储器衬底450的信号迹线携带的数据掩码反转(dmi)位和数据(dq)位(例如，dmi0、dq0
–
dq7)。与对称布线相比，存储器衬底450的不对称布线意味着迹线之间的间距(例如，b1》b2》b3》b4)是不统一的(例如，不均匀的迹线间距)。在存储器衬底450的这种不对称布线配置中，所有位之间的最大串扰(xtalk)被降低。在该示例中，最小不均匀迹线间距(例如，b4)等于距并行存储器接口的中心(例如，dq3)最远的并行信号迹线(例如，dmi0/dq7)与次最远的并行信号迹线(例如，dq0/dq6)之间的距离。
42.根据本公开各方面，由存储器衬底450的不对称布线提供的降低的串扰改善了si通道的眼开度和数据速率。在该配置中，通过增加与侵扰线的隔离，存储器衬底450的内迹线之间增大的间距经历降低的串扰。相比之下，由于侵扰线的数目减少，暴露于较少串扰的
存储器衬底450的外迹线包括减小的迹线间距。如图4a和图4b所示，对于常规衬底400和存储器衬底450的所有迹线，迹线宽度和特性阻抗(z0)是相同的。
43.图5a和图5b示出了在图4a的传输线结构覆盖区中具有迹线的对称布线的常规衬底500中的一个字节。如图5b所示，常规衬底500的信号迹线(1(dmi0)、2、
……
、5(dq3)、
……
、9(dq7))遵循对称布线，其中迹线之间的间距(例如，a1)是统一的。在常规衬底500的这种对称布线配置中，传输线覆盖区的总间距宽度(x)是间距a1的倍数(例如，x＝8*a1)。
44.图6a和图6b示出了根据本公开各方面的在图4a的相同的传输线结构覆盖区中具有迹线的不对称布线的存储器衬底600中的一个字节。在该示例中，存储器衬底600的信号迹线也包括由存储器衬底600的信号迹线携带的数据掩码反转(dmi)位和数据(dq)位(例如，1(dmi0)、2、
……
、5(dq3)、
……
、9(dq7))。与对称布线相比，存储器衬底600的不对称布线意味着迹线之间的间距(例如，b1》b2》b3》b4)是可变的(例如，在最长支路(leg)的并行信号迹线之间提供的可变间距)。在存储器衬底600的这种不对称布线配置中，传输线覆盖区的总间距宽度(x)是可变间距的和(例如，x＝2*(b1+b2+b3+b4)＝8*a1)。在该示例中，迹线5与迹线6之间的间距(z)大于迹线1与迹线2之间的间距(y)。此外，存储器衬底的间距(z)大于常规衬底500的迹线5与迹线6之间的间距(x)(例如，z》x》y)。也就是说，间距(z)与b1相同，间距(y)与b4相同，并且间距(x)与a1相同。应当认识到，在间距(x)中，x是小写的x，不应与大写的x混淆，大写的x是总间距宽度。
45.图7a和图7b是示出根据本公开各方面的曲线图，该曲线图示出由于常规对称布线以及不对称布线而引起的到邻近的迹线的电容耦合和电感耦合。在图7a和图7b中，next_1信号对应于角落(corner)迹线(例如，dmi0)所经历的串扰，并且next_5信号对应于中间迹线(例如，dq3)所经历的串扰。如图7a和图7b所示，使用不对称布线和对称布线形成的迹线所经历的电感/电容耦合之间的差异(delta)是显著的。例如，由next_1信号所示的针对角落迹线(例如，dmi0)的差异电容/电感耦合是显著的(＝-41.642
–
(-43.056)＝1.416db)。类似地，由next_5信号所示的针对中间迹线(例如，dq3)的电容/电感耦合之间的差异是显著的(＝-41.480
–
(-40.057)＝-1.423db)。
46.在图7a中，示出根据本公开各方面的用于图6a和图6b中所示的不对称布线的电容/电感耦合曲线图700。电容/电感耦合曲线图700示出不对称布线(例如，可变间距)导致邻近的迹线之间的均匀的电容耦合和电感耦合。通过比较next_1信号和next_5信号可以看出，不对称布线降低了施加在中间dq3迹线上的最大极限串扰。也就是说，施加在中间迹线(例如，dq3)上的串扰显著地降低(例如，降低1.42db)。
47.此外，邻近的迹线之间的均匀的电容耦合和电感耦合显著地增加了施加在角落迹线(例如，dmi0)上的串扰(例如1.416db)。总的来说，不对称布线的全字节的最大极限串扰显著地降低(例如，降低1.42db)。最大极限串扰的降低改善了信号完整性和系统性能。应当认识到，串扰取决于间距，但不是间距的线性函数。
48.图7b示出针对图5a和图5b中所示的常规对称布线的电容/电感耦合曲线图750。电容/电感耦合曲线图750示出对称布线(例如，均匀间距)导致邻近的迹线之间的不均匀的电容耦合和电感耦合，从而在迹线上产生不均匀的串扰。通过比较next_1信号和next_5信号可以看出，对称布线增加了施加在中间dq3迹线上的最大串扰。这种最大串扰是由从两侧施
加在中间迹线(例如dq3)上的耦合效应造成的。这种最大串扰限制了用于使用对称布线传输字节的总的眼开度/数据速率。相比之下，因为角落迹线只有一条邻近的迹线(例如，dq0和dq6)，所以角落迹线经历最小的串扰，。
49.使用根据本公开各方面的不对称布线的重新设计的存储器衬底导致较低的最大串扰。这种较低的最大串扰改善了信号完整性，并转化为整个系统的传输线结构的更大的眼开度。例如，更大的眼开度提供了额外的时序裕量(timing margin)，这使得并行存储器接口(例如，lpddr)能够具有更高的性能(例如，速度)。此外，更大的眼开度提供了额外的时序裕量，这使得减少针对相同性能的昂贵的管芯上去耦电容(decap)成为可能。
50.本公开各方面降低在相同覆盖区(例如，区域)中的最坏情况的串扰，从而导致整体的更高的性能(例如，速度)。这些技术适用于当前的lpddr4/4x/5存储器接口以及未来的产品。尽管参考lpddr进行了描述，但是本公开各方面可以适用于其他并行接口，诸如ddr和图形ddr(gddr)。此外，本公开各方面不限于pcb/pkg布线，而是可以扩展到管芯上布线。
51.图8是示出其中可以有利地采用本公开的方面的示例性无线通信系统800的框图。出于说明的目的，图8示出三个远程单元820、830和850以及两个基站840。将会认识到，无线通信系统可以具有更多的远程单元和基站。远程单元820、830和850包括ic器件825a、825c和825b，ic器件825a、825c和825b包括所公开的信号迹线的不对称布线。将会认识到，其他设备也可以包括所公开的改善的信号迹线间距，诸如基站、交换设备和网络装备。图8示出从基站840到远程单元820、830和850的前向链路信号880，以及从远程单元820、830和850到基站840的反向链路信号890。
52.在图8中，远程单元820被示为移动电话，远程单元830被示为便携式计算机，并且远程单元850被示为无线本地环路系统中的固定位置远程单元。例如，远程单元可以是移动电话、手持个人通信系统(pcs)单元、便携式数据单元(诸如个人数据助理)、启用gps的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读数设备)、汽车电子系统、或者存储或取回数据或计算机指令的其他设备，或者其组合。尽管图8示出根据本公开各方面的远程单元，但是本公开不限于这些示例性示出的单元。可以在很多设备中适当地采用本公开各方面，其包括所公开的改善的信号迹线间距。
53.图9是示出用于半导体组件的电路、布局和逻辑设计(诸如上面公开的改善的信号迹线间距)的设计工作站的框图。设计工作站900包括硬盘901，硬盘901包含操作系统软件、支持文件和诸如cadence或orcad的设计软件。设计工作站900还包括显示器902，以促进对电路910或信号迹线912的设计。存储介质904被提供以用于有形地存储电路910或信号迹线912的设计。电路910或信号迹线912的设计可以以诸如gdsii或gerber的文件格式存储在存储介质904上。存储介质904可以是cd-rom、dvd、硬盘、闪存或其他适当的设备。此外，设计工作站900包括用于从存储介质904接受输入或将输出写入存储介质904的驱动装置903。
54.记录在存储介质904上的数据可以指定逻辑电路配置、用于光刻掩模的图案数据、或者用于诸如电子束光刻的串行写入工具的掩模图案数据。数据还可以包括逻辑验证数据，诸如与逻辑模拟相关联的时序图或网络电路。在存储介质904上提供数据促进通过减少用于设计半导体晶片的工艺数目来设计电路910或信号迹线912。
55.对于固件和/或软件实现方式，方法可以用执行本文描述的功能的模块(例如，程序、功能等)来实现。有形地体现指令的机器可读介质可以用于实现本文描述的方法。例如，
软件代码可以存储在存储器中并由处理器单元执行。可以在处理器单元内或在处理器单元外部实现存储器。如本文所使用的，术语“存储器”是指长期、短期、易失性、非易失性的类型，或其他存储器，并且不限于特定类型的存储器或特定数目的存储器，或者不限于其上存储存储器的介质类型。
56.如果以固件和/或软件来实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上。示例包括用数据结构编码的计算机可读介质和用计算机程序编码的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是可由计算机访问的可用介质。作为示例而非限制，这种计算机可读介质可以包括ram、rom、eeprom、cd-rom或其他光盘存储装置、磁盘存储装置或其他磁存储设备，或者可以用于以指令或数据结构的形式存储期望的程序代码并且可以由计算机访问的其他介质。本文使用的碟和盘包括紧凑型盘(cd)、激光盘、光盘、数字多功能盘(dvd)、软碟和蓝光光盘，其中碟通常以磁性方式再现数据，而盘用激光来光学地再现数据。以上的组合也应当包括在计算机可读介质的范围内。
57.除了存储在计算机可读介质上之外，可以将指令和/或数据作为信号提供在通信装置中所包括的传输介质上。例如，通信装置可以包括具有指示指令和数据的信号的收发器。指令和数据被配置为使得一个或多个处理器实现权利要求中概述的功能。
58.尽管已经详细描述了本公开及其优点，但是应当理解，在不脱离由所附权利要求限定的本公开的技术的情况下，可以在此进行各种改变、替换和变更。例如，诸如“在
……
上面”和“在
……
下面”之类的关系术语是相对于衬底或电子器件使用的。当然，如果衬底或电子设备倒置，则在
……
上面变成在
……
下面，反之亦然。另外，如果朝向侧面，则在
……
上面和下面可以指衬底或电子器件的侧面。此外，本技术的范围不旨在局限于说明书中描述的过程、机器、制造、物质组成、部件、方法和步骤的特定配置。如本领域普通技术人员将从本公开中容易理解的，根据本公开，可以利用当前存在的或以后将开发的执行与本文描述的相应配置基本相同的功能或实现基本相同的结果的过程、机器、制造、物质组成、部件、方法或步骤。相应地，所附权利要求旨在将这些过程、机器、制造、物质组成、部件、方法或步骤包括在其范围内。
59.本领域技术人员将进一步理解，结合本文公开内容描述的各种说明性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，各种说明性的组件、块、模块、电路和步骤已经一般地在上问根据它们的功能进行了描述。这种功能是被实现为硬件还是被实现为软件取决于特定的应用和对整个系统施加的设计约束。技术人员可以针对每个特定应用以不同的方式实现所描述的功能，但是这种实现决策不应被解释为导致脱离本公开的范围。
60.结合本文公开内容描述的各种说明性逻辑块、模块和电路可以利用被设计成执行本文描述的功能的通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其他可编程逻辑设备、分立门或晶体管逻辑、分立硬件组件、或者它们的任何组合来实现或执行。通用处理器可以是微处理器，但是在替代方案中，处理器可以是任何常规的处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，dsp和微处理器的组合、多个微处理器、一个或多个微处理器与dsp内核的结合、或者任何其他这样的配置。
61.结合本公开描述的方法或算法的步骤可以直接体现在硬件中、由处理器执行的软件模块中、或者两者的组合中。软件模块可以驻留在ram、闪存、rom、eprom、eeprom、寄存器、硬盘、可移动磁盘、cd-rom、或者本领域已知的任何其他形式的存储介质中。示例性存储介质耦合到处理器，使得处理器可以从存储介质读取信息和向存储介质写入信息。在替代方案中，存储介质可以集成到处理器中。处理器和存储介质可以驻留在asic中。asic可以驻留在用户终端中。在替代方案中，处理器和存储介质可以作为分立组件驻留在用户终端中。
62.在一个或多个示例性设计中，所描述的功能可以以硬件、软件、固件或其任何组合来实施。如果以软件实施，则可以将这些功能作为一个或多个指令或代码存储在计算机可读介质上或通过其传输。计算机可读介质包括计算机存储介质和通信介质，通信介质包括促进计算机程序从一个地方传送到另一个地方的任何介质。存储介质可以是可由通用或专用计算机访问的任何可用介质。作为示例而非限制，这种计算机可读介质可以包括ram、rom、eprom、eeprom、cd-rom或其他光盘存储装置、磁盘存储装置或其他磁存储设备、或者可以用于以指令或数据结构的形式携带或存储特定程序代码部件并且可以由通用或专用计算机或通用或专用处理器访问的任何其他介质。此外，任何连接都被恰当地称为计算机可读介质。例如，如果使用同轴电缆、光纤电缆、双绞线、数字用户线路(dsl)或诸如红外线、无线电和微波的无线技术从网站、服务器或其他远程源传输软件，则同轴电缆、光纤电缆、双绞线、dsl或诸如红外线、无线电和微波的无线技术都包括在介质的定义中。本文使用的碟和盘包括紧凑型盘(cd)、激光盘、光盘、数字多功能盘(dvd)、软盘和蓝光光盘，其中碟通常以磁性方式再现数据，而盘用激光光学地再现数据。以上的组合也应当包括在计算机可读介质的范围内。
63.提供本公开的先前描述是为了使本领域的任何技术人员能够制作或使用本公开。对本公开的各种修改对于本领域技术人员来说将是显而易见的，并且在不脱离本公开的精神或范围的情况下，本文定义的一般原理可以应用于其他变型。因此，本公开不旨限于本文描述的示例和设计，而是符合与本文公开的原理和新颖特征一致的最宽范围。
64.尽管已经详细描述了本公开及其优点，但是应当理解，在不脱离由所附权利要求限定的本公开的技术的情况下，可以在此进行各种改变、替换和变更。例如，诸如“在
……
上面”和“在
……
下面”的关系术语是相对于衬底或电子器件使用的。当然，如果衬底或电子设备倒置，则在
……
上面面变成在
……
下面，反之亦然。另外，如果朝向侧面，则在
……
上面和在
……
下面可以指衬底或电子器件的侧面。此外，本技术的范围不旨在局限于说明书中描述的过程、机器、制造、物质组成、部件、方法和步骤的特定配置。如本领域普通技术人员从本公开内容中容易理解的，根据本公开内容，可以利用当前存在的或以后要开发的执行与本文描述的相应配置基本相同的功能或实现基本相同的结果的过程、机器、制造、物质组成、部件、方法或步骤。相应地，所附权利要求旨在将这些过程、机器、制造、物质组成、部件、方法或步骤包括在其范围内。