内部信号监测电路的制作方法

1.本技术涉及一种内部信号监测电路。


背景技术：

2.存在例如动态随机存取存储器(dynamic random access memory，dram)的半导体装置包含被称作“过程监测器”的评估电路的情况。由过程监测器产生的评估数据在半导体装置的制造阶段中输出到测试器，且基于评估数据而作出是否在所设计的时序处操作内部电路的判断。然而，即使在制造阶段中在所设计的时序处操作内部电路的情况下，操作时序也可能由于形成内部电路的元件的老化劣化而有偏差。当逐渐老化劣化时，在一些情况下，会在发货数年后突然发生操作错误。


技术实现要素：

3.本技术的一方面针对一种设备，其包括：第一电路，其配置成测量从多个内部信号中的一个的第一活动边沿到多个内部信号中的一个的第二活动边沿的第一时段；以及第二电路，其配置成将第一时段与第二时段进行比较以产生警告信号。
4.本技术的另一方面针对一种设备，其包括：振荡器电路，其配置成产生振荡信号；计数器电路，其配置成响应于第一内部信号而开始与振荡信号同步的计数操作且响应于第二内部信号而停止计数操作以产生计数值；以及比较器电路，其配置成将计数值与阈值进行比较，且在计数值超出阈值时激活警告信号。
5.本技术的又一方面针对一种设备，其包括：存储器单元阵列，其包含多个存储器单元；存取控制电路，其配置成使用依序激活的第一信号和第二信号对存储器单元阵列执行存取操作；信号监测器电路，其配置成评估从第一信号被激活时到第二信号被激活时的时段，并在时段为异常值时产生警告信号；模式寄存器电路，其配置成存储警告信号；以及i/o电路，其耦合到存储器单元阵列和模式寄存器电路，其中存取控制电路配置成响应于数据读取命令而对存储器单元阵列执行数据读取操作，使得存储于存储器单元中的一个中的读取数据通过i/o电路输出到外部，且响应于模式寄存器读取命令而对模式寄存器电路执行模式寄存器读取操作，使得警告信号通过i/o电路输出到外部。
附图说明
6.图1为示出根据本公开的实施例的半导体装置的配置的框图。
7.图2为主字驱动器的电路图。
8.图3为子字驱动器的电路图。
9.图4为数据感测电路的电路图。
10.图5为根据本公开的实施例的信号监测器电路的电路图。
11.图6和7为根据本公开的实施例的信号监测器电路的操作的时序图。
12.图8为展示根据本公开的实施例的在初始化操作的周期中激活信号监测器电路的
实例的时序图。
13.图9为展示根据本公开的实施例的复制电路设置在时序控制电路中的实例的框图。
具体实施方式
14.下文将参考附图来详细解释本发明的各种实施例。以下详细描述参考借助于说明展示可实践的本发明的特定方面和实施例的附图。足够详细地描述这些实施例以使得所属领域的技术人员能够实践本发明。可利用其它实施例，且可在不脱离本发明的范围的情况下在结构、逻辑和电性上做出改变。本文所公开的各种实施例不一定相互排斥，因为一些公开的实施例可与一或多个其它公开的实施例组合形成新的实施例。
15.图1中展示的半导体装置包含存储器单元阵列10、对存储器单元阵列10进行存取的存取控制电路20和执行数据的输入和输出的输入/输出(input/output，i/o)电路30。存储器单元阵列10包含多个子字线swl、多个位线bl和布置在子字线swl与位线bl之间的各个交叉点处的多个存储器单元mc。存储器单元mc为例如dram单元。存取控制电路20包含：行地址解码器21，其对行地址xadd进行解码；列地址解码器22，其对列地址yadd进行解码；以及命令解码器23，其对命令cmd进行解码。
16.行地址解码器21对从外部供应的行地址xadd进行预解码，从而产生垫选择信号mat、主字线选择信号mw及子字线选择信号fxt和fxb。存取控制电路20进一步包含主字驱动器24和子字驱动器25。将垫选择信号mat和主字线选择信号mw供应到主字驱动器24。主字驱动器24基于垫选择信号mat和主字线选择信号mw而驱动主字信号mwlb。子字驱动器25基于主字信号mwlb及子字线选择信号fxt和fxb而驱动子字线swl。
17.列地址解码器22对从外部供应的列地址yadd进行解码，以产生列选择信号cs。将列选择信号cs供应到包含于存取控制电路20中的数据感测电路26。数据感测电路26连接到位线bl，且由列选择信号cs指示的位线bl中的任一者连接到i/o电路30。
18.命令解码器23对从外部发出的命令cmd进行解码以产生各种内部控制信号。举例来说，命令解码器23在命令cmd指示活动命令的情况下激活活动信号iact，在命令cmd指示读取命令或写入命令的情况下激活列启用信号cye，且在命令cmd指示模式寄存器读取命令的情况下激活模式寄存器读取信号mrr。活动信号iact被供应到包含于存取控制电路20中的时序控制电路27。当激活活动信号iact时，时序控制电路27按此次序激活时序信号r1和r2。时序信号r1和r2被供应到主字驱动器24。将列启用信号cye供应到列地址解码器22。列地址解码器22响应于列启用信号cye而激活列选择信号cs。活动信号iact和时序信号r1和r2可被视为与存取主或子字线有关的行系统信号。列启用信号cye可被视为与存取位线bl有关的列系统信号。模式寄存器读取信号mrr被供应到模式寄存器40。模式寄存器40为在其中存储各种操作参数的电路。当激活模式寄存器读取信号mrr时，经由i/o电路30将存储于模式寄存器40中的参数输出到外部。可经由i/o电路30从外部覆写存储于模式寄存器40中的参数。
19.根据本实施例的半导体装置进一步包含信号监测器电路50。信号监测器电路50为用于评估半导体装置的各种内部信号的激活时序的电路。在图1中展示的实例中，将活动信号iact、时序信号r2和列启用信号cye输入到信号监测器电路50。信号监测器电路50可在正
常操作中与存取控制电路20的操作并行地评估各种内部信号的激活时序，或可在上电之后执行的初始化操作的周期中评估各种内部信号的激活时序。在后一种情况下，在监测电源电位vdd的电平的上电复位电路60产生监测开始信号sm的时序处激活信号监测器电路50就足够了。上电复位电路60例如在电源电位vdd的电平已达到足够电平以实现对存储器单元阵列10的存取的时序处激活监测开始信号sm。
20.如图2所示，主字驱动器24包含：逻辑电路241，其接收时序信号r1和r2以及垫选择信号mat；选择电路242，其由逻辑电路241的输出信号241a预充电且由逻辑电路241的输出信号241b和主字线选择信号mw放电；以及输出电路243，其对选择电路242的输出进行锁存并输出主字信号mwlb。电平移位器电路244插入于逻辑电路241与选择电路242之间。
21.当在时序信号r1和r2两者均处于高电平的周期中将垫选择信号mat激活到高电平时，逻辑电路241将输出信号241a设置在低电平，从而接通包含于选择电路242中的p沟道mos晶体管p10。升压电位vpp被供应到晶体管p10的源极，且因此当晶体管p10被接通时，内部节点f被预充电到升压电位vpp。此后，当时序信号r1和r2中的至少一个被改变到低电平时，晶体管p10被设置为断开状态。在此状态下，当主字线选择信号mw变成高电平且时序信号r1和r2两者都变成低电平时，包含于选择电路42中的n沟道mos晶体管n11和n12两者都被接通。因此，内部节点f被放电到电平vss。结果，将从输出电路243输出的主字信号mwlb激活到电位vss。另一方面，当主字线选择信号mw保持在低电平时，内部节点f维持在电平vpp，且因此主字信号mwlb在升压电位vpp处保持处于解除激活状态。
22.如图3所示，子字驱动器25由p沟道mos晶体管p20以及n沟道mos晶体管n21和n22配置，其中所述晶体管的漏极连接到子字线swl。将子字线选择信号fxt供应到晶体管p20的源极，且将电位vkk供应到晶体管n21和晶体管n22的源极。此外，将主字信号mwlb供应到晶体管p20和n21的栅极，且将子字线选择信号fxb供应到晶体管n22的栅极。子字线选择信号fxt和fxb为具有vss到vpp的振幅的信号，且与时序信号r1同步进行转变。
23.通过此配置，当主字信号mwlb激活到低电平(电平vss)，而子字线选择信号fxt和fxb分别处于电平vpp和电平vss时，子字线swl经由晶体管p20驱动到电平vpp。因此，经由相应位线bl从连接到所述子字线swl的存储器单元mc读出读取数据。另一方面，在其中主字信号mwlb在高电平(电平vpp)处解除激活的情况下，甚至在子字线选择信号fxt和fxb分别处于电平vpp和电平vss时，子字线swl通过晶体管n21解除激活到电平vkk。
24.如图4所示，数据感测电路26包含连接到位线对bl0、bl1、bl2和bl3
……
的感测放大器261，以及分别分配到感测放大器261的列开关262。位线对bl0包含互补位线bl0t和bl0b，位线对bl1包含互补位线bl1t和bl1b，位线对bl2包含互补位线bl2t和bl2b，且位线对bl3包含互补位线bl3t和bl3b。位线对bl0、bl1、bl2和bl3
……
分别经由感测放大器261中的对应一者和列开关262中的对应一者连接到局部i/o线对lio。对应于其的列选择信号cs分别供应到列开关262。更确切地说，列选择信号cs0、cs1、cs2和cs3被分别供应到对应于位线对bl0、bl1、bl2和bl3的列开关262。分配到同一局部i/o线对的列选择信号cs被专门激活。
25.局部i/o线对lio经由主i/o线对mio连接到i/o电路30。主i/o线对mio包含互补主i/o线miot和miob。在读取操作中，从存储器单元阵列10读出的读取数据经由局部i/o线对lio和主i/o线对mio传送到i/o电路30。在写入操作中，经由i/o电路30和主i/o线对mio将从外部供应的写入数据传送到局部i/o线对lip。驱动器电路263设置于主i/o线miot与局部i/
o线liot之间，且驱动器电路264设置于主i/o线miob与局部i/o线liob之间。驱动电路263和264具有在写入操作中驱动局部i/o线对lio的功能。
26.如图5所示，信号监测器电路50包含：振荡器电路501，其产生振荡信号osc；计数器电路502，其与振荡信号osc同步执行计数操作；熔丝电路503，其以非易失性方式保持阈值th；以及比较器电路504，其将计数器电路502的计数值cnt与阈值th相互比较。阈值th为指示计数值cnt的上限值或下限值的二进制数据。阈值th可表示时段的上限或下限，且计数值cnt可表示所测量的时段。在阈值th指示上限值的情况下，比较器电路504在计数值cnt大于阈值th时激活警告信号alt。在阈值th指示下限值的情况下，比较器电路504在计数值cnt小于阈值th时激活警告信号alt。也就是说，当所测量的时段为异常值时，可产生警告信号。
27.计数器电路502响应于开始信号str而开始与振荡信号osc同步的计数操作，且响应于停止信号stp而停止计数操作。开始信号str和停止信号stp为其间具有关键时序差的内部信号。举例来说，假设活动信号iact为开始信号str且时序信号r2为停止信号stp，有可能评估从活动信号iact的激活到主字信号mwlb的激活的时间。在此情况下，当在图6所示的时间t10激活活动信号iact时，计数器电路502开始计数操作。当激活时序信号r2时，停止计数器电路502的计数操作。在制造之后的初始状态中，激活时序信号r2的时间为时间t11。在此情况下，计数器电路502的计数值cnt为a且足够小于阈值th。然而，当激活时序信号r2的时间由于元件的老化劣化而延迟时，计数器电路502的计数值cnt增加。举例来说，在激活时序信号r2的时间为时间t12的情况下，计数值cnt增加到b(》a)。在激活时序信号r2的时间为时间t13的情况下，计数值cnt增加到c(》b)。在图6所示的实例中，阈值th被设置为计数值b或更大和计数值c或更小。因此，在时序信号r2在时间t13处激活的情况下，比较器电路504激活警告信号alt。因此，在激活活动信号iact到激活主字信号mwlb的时间变得长到超出对应于阈值th的时间的情况下，产生警告信号alt。
28.替代地，当时序信号r2被假定为开始信号str且列启用信号cye被假定为停止信号stp时，有可能评估从激活主字信号mwlb到列开关262上电的时间。在此情况下，当在图7所示的时间t20处激活时序信号r2时，计数器电路502开始计数操作。当激活列启用信号cye时，计数器电路502的计数操作停止。在制造之后的初始状态中，激活列启用信号cye的时间为时间t23。在此情况下，计数器电路502的计数值cnt为d且充分大于阈值th。然而，当激活列启用信号cye的时间由于元件的老化劣化而提前(或激活时序信号r2的时间延迟)时，计数器电路502的计数值cnt减小。举例来说，在激活列启用信号cye的时间为时间t22的情况下，计数值cnt减小到e(《d)。在激活列启用信号cye的时间为时间t21的情况下，计数值cnt减小到f(《e)。在图7所示的实例中，阈值th被设置为计数值e或更大和计数值f或更小。因此，在列启用信号cye在时间t21处激活的情况下，比较器电路504激活警告信号alt。因此，在从激活主字信号mwlb到列开关262上电的时间变得短于对应于阈值th的时间的情况下，产生警告信号alt。
29.警告信号alt存储于模式寄存器40中。因此，可经由i/o电路30通过从外部发出模式寄存器读取命令而将警告信号alt读出到外部。
30.有可能使用信号监测器电路50的评估采用在实际存取中产生的内部信号。然而，使用信号监测器电路50频繁执行评估的必要性较低，因为信号监测器电路50检测由长时间使用引起的老化劣化。因此，如图8所示，在上电复位电路60在上电之后产生监测开始信号
sm的时序处激活信号监测器电路50。在图8所示的实例中，在时间t30处上电，且上电复位电路60在时间t31处激活监测开始信号sm。信号监测器电路50响应于监测开始信号sm而执行图6或7所示的判断序列，且将结果存储于模式寄存器40中。在此情况下，命令解码器23响应于监测开始信号sm而在内部产生为伪信号的活动信号iact或列启用信号cye，从而以伪方式产生在实际使用中产生的各种内部信号，例如时序信号r1和r2。此后，当从外部发出模式寄存器读取命令时，激活模式寄存器读取信号mrr，且经由i/o电路30将存储于模式寄存器40中的警告信号alt输出到外部。
31.输入到信号监测器电路50的内部信号可为用于实际存取的信号或用于实际存取的信号的副本。举例来说，如图9所示，有可能将产生时序信号r2的时序信号产生电路271和产生具有与时序信号r2相同波形的复制信号r2pm的复制电路272配置成设置于时序控制电路27中，且时序信号r2用于实际存取，且复制信号r2pm用于使用信号监测器电路50进行评估。作为复制电路272，可预先使用安装在半导体装置中的过程监测器电路。当复制信号r2pm以此方式输入到信号监测器电路50时，用于传输时序信号r2的传输路径的扇出并不增加。
32.虽然已在某些优选实施例和实例的上下文中公开了本发明，但所属领域的技术人员应理解，本发明延伸超出专门公开的实施例到其它替代实施例和/或本发明及其显而易见的修改及等效物的使用。另外，基于本公开，在本发明的范围内的其它修改对于所属领域的技术人员来说将是显而易见的。经考虑还可进行实施例的具体特征和各方面的各种组合或子组合，并且仍落入本发明的范围内。应理解，所公开实施例的各种特征和方面可彼此组合或替代彼此以形成所公开的本发明的变化模式。因此，预期本文所公开的本发明中的至少一些的范围不应受上文所描述的特定公开实施例的限制。