用于存储器阵列的竖直串驱动器的制作方法

1.本公开的实施例大体上涉及存储器子系统，且更具体地说，涉及用于存储器子系统中的存储器阵列的竖直串驱动器。


背景技术：

2.存储器子系统可以包含存储数据的一或多个存储器装置。存储器装置可为例如非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。


技术实现要素：

3.在一个方面中，本技术案提供一种存储器装置，其包括：衬底；存储器阵列，其安置于所述衬底上方，所述存储器阵列包括多个竖直堆叠层，每个竖直堆叠层包括多个字线；和多个竖直串驱动器电路，其安置于所述存储器阵列上方，其中所述多个竖直串驱动器电路中的每一个包括耦合到所述多个字线中的相应字线的一或多个半导体装置。
4.在另一方面中，本技术案提供一种对存储器装置执行存储器存取操作的方法，所述方法包括：接收对所述存储器装置执行所述存储器存取操作的请求，所述存储器装置包括具有多个竖直堆叠层的存储器阵列，每个竖直堆叠层包括多个字线；致使操作电压信号施加到所述存储器阵列的多个位线中的位线；和致使存取电压信号经由安置于所述存储器阵列上方的多个竖直串驱动器电路中的竖直串驱动器电路施加到所述多个字线中的字线，其中所述多个竖直串驱动器电路中的每一个包括耦合到所述多个字线中的相应字线的一或多个半导体装置。
5.在另一方面中，本技术案提供一种存储器装置，其包括：存储器阵列，其包括多个竖直堆叠层，每个竖直堆叠层包括多个字线；多个竖直串驱动器电路，其安置于所述存储器阵列上方，其中所述多个竖直串驱动器电路中的每一个包括耦合到所述多个字线中的相应字线的一或多个半导体装置；和控制逻辑，其以操作方式与所述存储器阵列耦合，以通过致使存取电压信号经由所述多个竖直串驱动器电路中的一或多个施加到所述多个字线中的一或多个来对所述存储器阵列执行存储器存取操作。
附图说明
6.根据下文提供的具体实施方式和本公开的各种实施例的附图将更加充分地理解本公开。
7.图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
8.图2是说明根据本公开的一些实施例的安置于存储器装置中的存储器阵列上方的竖直串驱动器电路的图式。
9.图3是说明根据本公开的一些实施例的存储器子系统中的存储器装置的数据块中的存储器单元串的示意图。
10.图4是说明根据本公开的一些实施例的一起安置于存储器装置中的存储器阵列上方的共同层中的竖直串驱动器电路和选择栅极装置的图式。
11.图5是说明根据本公开的一些实施例的安置于存储器装置中的存储器阵列的每个字线的暴露部分上方的多个竖直串驱动器电路的图式。
12.图6a-6d是说明根据本公开的一些实施例的存储器装置中的存储器阵列的每个字线的暴露部分的图式。
13.图7是根据本公开的一些实施例的使用竖直串驱动器对存储器装置的存储器阵列执行存储器存取操作的实例方法的流程图。
14.图8是其中可操作本公开的实施例的实例计算机系统的框图。
具体实施方式
15.本公开的方面针对于用于存储器子系统中的存储器阵列的竖直串驱动器。存储器子系统可以是存储装置、存储器模块，或存储装置和存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含一或多个组件(例如存储数据的存储器装置)的存储器子系统。主机系统可提供数据以存储于存储器子系统处，且可请求从存储器子系统检索数据。
16.存储器子系统可以包含高密度非易失性存储器装置，其中当没有电力被供应到存储器装置时需要数据的保持。举例来说，例如3d快闪nand存储器等nand存储器以紧凑的高密度配置的形式提供存储。非易失性存储器装置是一或多个裸片的封装，每一裸片包含一或多个平面。对于一些类型的非易失性存储器装置(例如，nand存储器)，每一平面由物理块集组成。每一块包含页集合。每一页包含存储器单元(“单元”)的集合。单元是存储信息的电子电路。下文中，数据块是指用以存储数据的存储器装置的单元，且可以包含存储器单元群组、字线群组、字线或个别存储器单元。每一数据块可包含数个子块，其中每一子块由从共享位线延伸的相关联支柱(例如，竖直导电迹线)的集合限定。存储器页(在本文中也被称为“页”)存储对应于从主机系统接收到的数据的二进制数据的一或多个位。为了实现高密度，非易失性存储器装置中的存储器单元串可被构造成包含至少部分地包围信道材料的支柱的数个存储器单元。存储器单元可耦合到存取线，所述存取线通常被称为“字线”，通常与存储器单元共同制造，以便在存储器块中形成串阵列。例如3d快闪nand存储器的某些非易失性存储器装置的紧凑性质意味着字线对于存储器块内的许多存储器单元来说是常见的。
17.为了对存储器单元执行存储器存取操作(例如，编程、读取或擦除操作)，串驱动器电路耦合到每个字线并且将对应存储器存取信号供应到字线。在某些存储器装置中，串驱动器电路被定位成与占据存储器裸片上的宝贵面积的存储器阵列相邻(例如，紧挨着所述存储器阵列或在所述存储器阵列内)。用于串驱动器电路的任何面积会减少可用于存储器阵列的面积大小，进而降低存储器装置的容量并且增加相对成本。其它存储器装置通过将串驱动器电路定位于存储器阵列下方并且直接处于形成存储器裸片的衬底上或内来尝试减少串驱动器电路占据的裸片面积。然而，如果存储器装置包含具有多个竖直堆叠于衬底上方的存储器层的三维存储器阵列，那么存在与将存储器阵列下方的串驱动器电路耦合到竖直层中的每一个中的字线相关联的挑战。举例来说，随着竖直层的数目增加，将串驱动器电路连接到每个字线的穿阵列通孔(through-array-via)的数目也会增加。这些连接会减
少存储器单元的数目且因此减少存储器阵列的总体容量。另外，串驱动器电路占据存储器阵列下方衬底上的越来越多的可用阵列，这阻止其它电路系统定位于此处。
18.本公开的方面通过实施用于存储器子系统中的存储器阵列的竖直串驱动器来解决以上和其它缺陷。在一个实施例中，存储器装置包含衬底，其中存储器阵列安置于衬底上方并且包含数个竖直堆叠层，所述数个竖直堆叠层各自包含数个字线。存储器装置另外包含安置于存储器阵列上方的数个竖直串驱动器电路。所述多个竖直串驱动器电路中的每一个包含耦合到字线中的相应字线的一或多个半导体装置。存储器装置内的控制逻辑可致使在对存储器阵列执行对应存储器存取操作期间将存取电压信号经由竖直串驱动器电路施加到字线。存储器装置另外包含跨竖直堆叠层形成的数个存储器串，其中每个存储器串包含用以将相应存储器串与存储器阵列的位线耦合的一或多个选择栅极装置。在一个实施例中，竖直串驱动器电路的一或多个半导体装置和存储器串的一或多个选择栅极装置一起安置于存储器阵列上方的共同层(例如，n型金属氧化物半导体(nmos)装置层)中。如本文中更详细地描述，存储器阵列的竖直堆叠层中的字线可被布置成形成“阶梯”，使得第一竖直堆叠层中的字线的一部分暴露到超过第一竖直堆叠层上方的第二竖直堆叠层中的另一字线，其中所述字线的一部分暴露到超过第二竖直堆叠层上方的第三竖直堆叠层中的又一字线，以此类推。每个字线的暴露部分可被称为“梯面”，且在一个实施例中，耦合到相应字线的一或多个竖直串驱动器电路安置于所述字线的暴露梯面部分上方。
19.本公开的优点包含但不限于提高存储器装置中的面积利用率。在竖直串驱动器电路定位于存储器阵列上方的情况下，衬底上阵列下的区域将被可用于其它电路系统的那些驱动器占据。另外，随着对穿过存储器阵列的通孔或其它电连接的需求降低，存储容量增加。此外，当竖直串驱动器电路的半导体装置与存储器串的选择栅极装置形成于共同层中时，处理成本大大降低，原因是这两个装置集可为nmos装置，且使用较少处理步骤/层制造。
20.图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或此类的组合。
21.存储器子系统110可为存储装置、存储器模块，或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(ssd)、快闪驱动器、通用串行总线(usb)快闪驱动器、嵌入式多媒体控制器(emmc)驱动器、通用快闪存储(ufs)驱动器、安全数字(sd)卡和硬盘驱动器(hdd)。存储器模块的实例包含双列直插式存储器模块(dimm)、小型dimm(so-dimm)，和各种类型的非易失性双列直插式存储器模块(nvdimm)。
22.计算系统100可以是计算装置，例如台式计算机、手提式计算机、网络服务器、移动装置、运载工具(例如，飞机、无人机、火车、汽车或其它运输工具)、支持物联网(iot)的装置、嵌入式计算机(例如，包含在运载工具、工业设备或联网市售装置中的计算机)，或这类包含存储器和处理装置的计算装置。
23.计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与
……
耦合”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如不具有介入组件)，无论有线或无线，包含例如电连接、光学连接、磁连接等连接。
24.主机系统120可包含处理器芯片组和由处理器芯片组执行的软件堆栈。处理器芯片组可包含一或多个核心、一或多个高速缓存器、存储器控制器(例如，nvdimm控制器)，和存储协议控制器(例如，pcie控制器、sata控制器)。主机系统120使用存储器子系统110，例如，将数据写入到存储器子系统110以及从存储器子系统110读取数据。
25.主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(sata)接口、外围组件互连高速(pcie)接口、通用串行总线(usb)接口、光纤通道、串行连接的scsi(sas)、双数据速率(ddr)存储器总线、小型计算机系统接口(scsi)、双列直插式存储器模块(dimm)接口(例如，支持双数据速率(ddr)的dimm套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间发射数据。当存储器子系统110通过pcie接口与主机系统120耦合时，主机系统120可进一步利用nvm高速(nvme)接口来存取存储器组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的接口。图1说明作为实例的存储器子系统110。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
26.存储器装置130、140可以包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(ram)，例如动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)。
27.非易失性存储器装置(例如，存储器装置130)的一些实例包含“与非”(nand)型快闪存储器和就地写入存储器，例如三维交叉点(“3d交叉点”)存储器。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列而基于体电阻的改变来进行位存储。另外，与许多基于闪存的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。nand型快闪存储器包含(例如)二维nand(2d nand)和三维nand(3d nand)。
28.存储器装置130中的每一个可包含一或多个存储器单元阵列。一种类型的存储器单元(例如，单层级单元(slc))可存储一个位每单元。其它类型的存储器单元(例如多层级单元(mlc)、三层级单元(tlc)和四层级单元(qlc))可每单元存储多个位。在一些实施例中，存储器装置130中的每一个可包含一或多个存储器单元阵列，例如slc、mlc、tlc、qlc或此类存储器单元阵列的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的slc部分，以及mlc部分、tlc部分或qlc部分。存储器装置130的存储器单元可分组为页，所述页可指用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，nand)，页可进行分组以形成块。
29.虽然描述了非易失性存储器组件，例如3d交叉点非易失性存储器单元阵列和nand型快闪存储器(例如，2d nand、3d nand)，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(rom)、相变存储器(pcm)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(fetram)、铁电随机存取存储器(feram)、磁随机存取存储器(mram)、自旋转移力矩(stt)-mram、导电桥接ram(cbram)、电阻性随机存取存储器(rram)、基于氧化物的rram(oxram)、或非(nor)快闪存储器、电可擦除可编程只读存储器(eeprom)。
30.存储器子系统控制器115(为简单起见，控制器115)可与存储器装置130通信以进
行操作，例如在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可以包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文所描述的操作。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(fpga)、专用集成电路(asic)等)，或其它合适的处理器。
31.存储器子系统控制器115可包含被配置成执行存储于本地存储器119中的指令的处理器117(例如，处理装置)。在所说明实例中，存储器子系统控制器115的本地存储器119包含被配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例程，包含处置存储器子系统110与主机系统120之间的通信。
32.在一些实施例中，本地存储器119可包含存储存储器指针、提取的数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(rom)。虽然在图1中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一个实施例中，存储器子系统110不包含存储器子系统控制器115，而是替代地可依靠外部控制(例如，由外部主机或由与存储器子系统分开的处理器或控制器提供)。
33.通常，存储器子系统控制器115可从主机系统120接收命令或操作，且可将所述命令或操作转换为指令或适当命令来实现对存储器装置130的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ecc)操作、加密操作、高速缓存操作，以及与存储器装置130相关联的逻辑地址(如，逻辑块地址(lba)、名称空间)与物理地址(例如，物理块地址)之间的地址转换。存储器子系统控制器115可另外包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可以将从主机系统接收到的命令转换成存取存储器装置130的命令指令，以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
34.存储器子系统110还可包含未说明的额外电路或组件。在一些实施例中，存储器子系统110可以包含高速缓存或缓冲器(例如，dram)和地址电路系统(例如，行解码器和列解码器)，其可从存储器子系统控制器115接收地址且对地址进行解码以存取存储器装置130。
35.在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115操作以在存储器装置130的一或多个存储器单元上执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器子系统110是受管理存储器装置，其为具有裸片上的控制逻辑(例如，本地控制器135)和用于相同存储器装置封装内的媒体管理的控制器(例如，存储器子系统控制器115)的原始存储器装置130。受管理存储器装置的实例是受管理nand(mnand)装置。举例来说，存储器装置130可表示具有体现在其上的一些控制逻辑(例如，本地媒体控制器135)的单个裸片。在另一实施例中，本地媒体控制器135被配置成执行本文所描述的功能性。在此类实施例中，本地媒体控制器可使用硬件实施或作为固件，存储于存储器装置130上，由控制逻辑执行以执行本文所描述的操作。在一些实施例中，可省略存储器子系统110的一或多个组件。
36.在一个实施例中，存储器装置130包含存储器阵列137和竖直串驱动器(vsd)电路139。存储器阵列137可包含数个存储器单元层，每个存储器单元布置于二维网格中。每一层可包含列(还被称作位线(bl))和行(还被称作字线(wl))。每个字线可以指存储器装置的与
一或多个位线一起用以产生存储器单元中的每一个的地址的一或多个存储器单元行。位线和字线的相交点构成存储器单元的地址。在一个实施例中，存储器阵列137可包含彼此上下竖直堆叠以形成三维存储器阵列的多个层。块是指用于存储数据的存储器装置130的单元，且可包含存储器单元群组、字线群组、字线或个别存储器单元。可以将一或多个块分组在一起以形成存储器装置130的平面，以便允许在每一平面上进行并发操作。
37.在一个实施例中，一或多个串驱动器电路(例如竖直串驱动器电路139)安置于存储器阵列137上方。在一个实施例中，存储器装置包含(图2中所说明的)衬底，其中存储器阵列137安置于衬底上方，且竖直串驱动器电路139安置于存储器阵列137上方(即，安置于存储器阵列137的与衬底相对的侧上，使得存储器阵列137定位于衬底与竖直串驱动器电路139之间)。在一个实施例中，存储器阵列137中的字线中的每一个可耦合到一或多个相应存取竖直串驱动器电路139。竖直串驱动器电路139可被配置成调节存储器阵列137的相应块的页以用于存储器存取操作，例如编程数据(即，写入数据)、读取数据或擦除数据。竖直串驱动器电路139中的每一个可耦合到相应全局存取线。全局存取线中的每一个可在与块内的页相关联的存储器存取操作期间选择性地耦合到块内的相应本地存取线。可基于来自本地媒体控制器135的信号来控制竖直串驱动器电路139。竖直串驱动器电路139中的每一个可包含或耦合到相应电力电路，并且可基于相应电力电路提供的电压而将电压提供到存储器阵列137的相应字线。电力电路提供的电压可基于从本地媒体控制器135接收的信号并且可依据正在执行的存储器存取操作而变化。下文描述关于竖直串驱动器电路139的设计、位置和操作的另外细节。
38.图2是说明根据本公开的一些实施例的安置于存储器装置中的存储器阵列上方的竖直串驱动器电路的图式。存储器阵列237是如图1中所说明的存储器阵列137的一个实例。在一个实施例中，存储器阵列237安置于衬底202上或上方。举例来说，衬底202可包含可在上面使用各种制造过程构建某些微电子装置的硅晶片或其它材料。在一个实施例中，存储器阵列237包含数个竖直堆叠层，其中每个竖直堆叠层包含一或多个字线。举例来说，图2说明各自处于存储器阵列237的不同竖直堆叠层中的字线wln 204、wln+1 206、wln+2 208和wln+3 210。应理解，存储器阵列237的每个竖直堆叠层可包含从图2的侧视角度未说明的额外字线。此外，在其它实施例中，存储器阵列237可包含某一其它数目的竖直堆叠层，例如额外或更少层。
39.在一个实施例中，存储器阵列237中的字线中的每一个的一部分暴露到超过正上方的层中的字线。在一个实施例中，在制造期间，使用蚀刻过程或其它技术暴露一端处的每个字线的部分以形成所谓的“阶梯”结构。每个字线的暴露部分可被称为阶梯中的“梯面”，所述阶梯在图2的图示中从右到左上升。使用阶梯结构允许其它信号线和/或电路系统连接到存储器阵列237的每个竖直堆叠层中的字线。在其它实施例中，可使用某一其它结构或布置将此类信号线和/或电路系统连接到字线。
40.在一个实施例中，存在安置于存储器阵列237上方的数个竖直串驱动器电路，例如竖直串驱动器电路250、260、270和280。竖直串驱动器电路250、260、270和280各自为如图1中所说明的竖直串驱动器电路139的实例。如图2中所说明，存储器阵列237的字线204、206、208和210安置于衬底202上方，且竖直串驱动器电路250、260、270和280安置于存储器阵列137上方。在一个实施例中，每个竖直串驱动器电路耦合到存储器阵列237中字线中的相应
字线，并且与施加信号到相应字线相关联。在一个实施例中，竖直串驱动器电路250、260、270和280中的每一个安置于相应字线的暴露到超过上方的字线的部分(即，阶梯结构的梯面)上方。举例来说，虚拟串驱动器电路250安置于字线wln 204的暴露部分上方并与其耦合，虚拟串驱动器电路260安置于字线wln+1206的暴露部分上方并与其耦合，虚拟串驱动器电路270安置于字线wln+2 208的暴露部分上方并与其耦合，且虚拟串驱动器电路280安置于字线wln+3 210的暴露部分上方并与其耦合。应理解，存储器装置中可存在与存储器阵列237中的字线中的任一个耦合的额外竖直串驱动器电路，或超过一个的竖直串驱动器电路，从图2的侧视图视角未说明。
41.在一个实施例中，竖直串驱动器电路中的每一个包含一或多个半导体装置，例如金属氧化物半导体场效应晶体管(mosfet)装置，或其它开关装置。举例来说，竖直串驱动器电路250包含装置252、254和256。在其它实施例中，竖直串驱动器电路可包含某一其它数目的半导体装置，例如更多或更少装置。在一个实施例中，装置252、254和256在全局字线(gwl)290与存储器阵列237的相应字线(即，wln 204)的暴露部分之间串联耦合，并且受相应块选择(blksel)信号240控制。在一个实施例中，竖直串驱动器电路250、260、270和280中的每一个的半导体装置类似地耦合并且还受块选择信号240控制。在存储器存取操作执行期间，块选择信号240视需要激活或解除激活竖直串驱动器电路250、260、270和280的半导体装置以允许或防止电压信号从全局字线290流到存储器阵列237的相应字线。在一个实施例中，存储器装置130的本地媒体控制器135断言或致使断言块选择信号。
42.图3是说明根据本公开的一些实施例的存储器子系统中的存储器装置的数据块中的存储器单元串300的示意图。在一个实施例中，串300表示存储器装置130的一个部分且可跨存储器阵列237的竖直堆叠层形成数个此类串。串300包含数个存储器单元312(即，电荷存储装置)，例如在一些实施例中多达32个存储器单元(或更多)。串300包含耦合于串300的一端处的存储器单元312与共同源极326之间的源极侧栅极诱发漏极泄漏(gidl)产生器310(ggs)(通常为n沟道晶体管)和已知为源极选择栅极320(sgs)的源极侧选择晶体管(通常为n沟道晶体管)。共同源极326可包含例如共同掺杂的半导体材料和/或其它导电材料。在串300的另一端，被称为漏极选择栅极330(sgd)的漏极侧选择晶体管(通常为n沟道晶体管)和漏极侧gidl产生器340(ggd)耦合于存储器单元312中的一个与数据线334之间，所述数据线在所属领域中通常称为“位线”。共同源极326可耦合到参考电压(例如，接地电压或简称为“接地”[gnd])或电压源(例如，电荷泵电路或电源，其可选择性地被配置到适用于优化编程操作的特定电压)。
[0043]
每一存储器单元312可包含例如浮动栅极晶体管或电荷截留晶体管，并且可包括单层级存储器单元或多层级存储器单元。浮动栅极可被称为电荷存储结构335。存储器单元312、源极选择栅极320、漏极选择栅极330和gidl产生器340可由其相应控制栅极350上的信号控制。
[0044]
举例来说，控制信号可通过本地媒体控制器135或在本地媒体控制器135的指引下施加到选择线(未示出)以选择串，或施加到存取线(未示出)以选择存储器单元312。在一些情况下，控制栅极可形成选择线(用于选择装置)或存取线(用于单元)的部分。漏极选择栅极330接收可致使漏极选择栅极330选择或取消选择串300的电压。在一个实施例中，每一相应控制栅极350连接到单独字线(即，存取线)，使得可单独地控制每一装置或存储器单元。
串300可为存储器装置130中的存储器单元块中的多个存储器单元串中的一个。举例来说，当存在多个存储器单元串时，串300中的每一存储器单元312可连接到对应的共享字线，多个串中的每一个中的对应存储器单元也连接到所述对应的共享字线。
[0045]
图4是说明根据本公开的一些实施例的一起安置于存储器装置中的存储器阵列上方的共同层中的竖直串驱动器电路和选择栅极装置的图式。在一个实施例中，存储器阵列包含数个存储器串，例如跨存储器阵列的竖直堆叠层形成的存储器串422和424。如图3中所说明，存储器串422和424各自为存储器串300的实例。如上文所描述，存储器串中的每一个可包含数个存储器单元，例如存储器单元312，其各自对应于相应字线，例如形成于衬底402上方的字线wln 404、wln+1 406、wln+2 408和wln+3 410中的一个。另外，每个存储器串可包含一或多个选择栅极装置。举例来说，存储器串422包含选择栅极装置432、434、436。在其它实施例中，存储器串可包含某一其它数目的选择栅极装置，例如更多或更少装置。在一个实施例中，选择栅极装置432、434和436串联耦合于全局位线(gbl)490和剩余的存储器串422之间，并且受相应选择栅极控制(sgdctrl)信号440控制。在一个实施例中，存储器串422和424中的每一个的选择栅极装置类似地耦合并且还受选择栅极控制信号440控制。在存储器存取操作执行期间，选择栅极控制信号440视需要激活或解除激活存储器串422和424的选择栅极装置以允许或防止电压信号从全局字线490流到相应存储器串。在一个实施例中，存储器装置130的本地媒体控制器135断言或致使断言选择栅极控制信号。
[0046]
在一个实施例中，包含选择栅极装置432、434和436和其它装置的选择栅极装置安置于共同层中，例如与竖直串驱动器电路(例如竖直串驱动器电路450、460、470和480)的一或多个半导体装置(包含半导体装置452、454和456和其它装置)一起安置于存储器阵列上方的共同层426中。虽然图4说明与每个相应字线相关联的一个竖直串驱动器电路，但应理解，在一个实施例中，如图5中所说明，可存在与每个字线相关联的并行布置的两个或更多个竖直串驱动器电路。在一个实施例中，共同层426是存储器阵列的最顶层。在另一实施例中，共同层426是安置于存储器阵列上方的单独层。在一个实施例中，选择栅极装置和半导体装置是不同于存储器阵列中的存储器装置的类型的装置。举例来说，选择栅极装置(包含选择栅极装置432、434和436)和半导体装置(包含半导体装置452、454和456)可为n型金属氧化物半导体(nmos)装置。当选择栅极装置和半导体装置形成于存储器阵列上方的共同层中时，处理成本大大减小，原因是可使用更少处理步骤制造这两个装置集且存储器装置可具有更少竖直堆叠层。虽然图4将共同层426说明为包含与每个竖直串驱动器电路中的半导体装置数目相同的数目个选择栅极装置，但应理解，在其它实施例中，可存在不同数目的选择栅极装置和半导体装置。举例来说，可存在与每个竖直串驱动器电路中的半导体装置数目相比更多或更少的选择栅极装置且/或每个竖直串驱动器电路中的半导体装置的数目可变化，使得至少一个竖直串驱动器电路与至少一个其它竖直串驱动器电路相比具有更多或更少半导体装置。
[0047]
图5是说明根据本公开的一些实施例的安置于存储器装置中的存储器阵列的每个字线的暴露部分上方的多个竖直串驱动器电路的图式。图5是存储器阵列(例如图1的存储器阵列137或图2的存储器阵列237)的多个竖直堆叠层中的多个字线的俯视图。在图5中，说明数个字线，包含布置于上文所描述的阶梯结构中的字线wln 504、wln+1 506、wln+2 508和wln+3 510。因而，每个字线的一部分暴露到超过上方层中的字线。举例来说，wln 504的
一部分暴露到超过字线wln+1 506，wln+1 506的一部分暴露到超过字线wln+2 508，且wln+2 508的一部分暴露到超过字线wln+3 510。在一个实施例中，存在安置于每个字线的暴露部分上方的多个竖直串驱动器电路(例如，两个或更多个竖直串驱动器电路)。举例来说，竖直串驱动器电路552、554和556安置于wln 504的暴露部分上方并与其耦合，竖直串驱动器电路562、564和566安置于wln+1 506的暴露部分上方并与其耦合，竖直串驱动器电路572、574和576安置于wln+2 508的暴露部分上方并与其耦合，且竖直串驱动器电路582、584和586安置于wln+3 510的一部分上方并与其耦合。在一个实施例中，耦合到每个相应字线的多个竖直串驱动器电路并联连接以增加电流流动并且降低电阻。在其它实施例中，可存在耦合到每个相应字线的某一其它数目的竖直串驱动器电路，包含更多或更少电路。虽然图5说明与每个字线相关联的并行布置的相同数目的竖直串驱动器电路，但在其它实施例中，与每个字线相关联的竖直串驱动器电路的数目可变化，使得至少一个字线与至少一个其它字线相比具有更多或更少相关联竖直串驱动器电路。
[0048]
图6a-6d是说明根据本公开的一些实施例的存储器装置中的存储器阵列的每个字线的暴露部分的图式。图6a是存储器阵列(例如图1的存储器阵列137或图2的存储器阵列237)的多个竖直堆叠层中的多个字线的俯视图。在图6a中，说明数个字线，包含布置于上文所描述的阶梯结构中的字线wln 604和wln+1 506。因而，每个字线的一部分暴露到超过上方层中的字线。举例来说，wln 604的一部分暴露到超过字线wln+1606。被称为梯面的暴露部分可占据字线的整个宽度，所述整个宽度在本文中被称作“块间距”608。图6b是存储器阵列的多个竖直堆叠层中的多个字线的侧视图，其说明wln604的一部分如何暴露到超过字线wln+1 606。
[0049]
图6c是存储器阵列(例如图1的存储器阵列137或图2的存储器阵列237)的多个竖直堆叠层中的多个字线的俯视图。在图6c中，说明数个字线，包含字线wln 604、wln+1606、wln+2 608和wln+3 610。图6d是包含wln 604和wln+1 506的多个字线的分解俯视图。虽然wln 604和wln+1 506一般将彼此上下紧挨地安置于相邻的竖直堆叠层中，但在图6d中，为易于理解，wln 604和wln+1 506被示出彼此隔开。如图6d中所示，wln 604和wln+1 506中的每一个包含暴露的突片。举例来说，wln 604包含突片614且wln+1 506包含突片616。如图6c中所说明，wln 604的突片614和wln+1 606的突片616各自占据字线的块间距608的一部分，进而允许来自两个竖直堆叠层的两个字线的一部分暴露于单个梯面的空间中。类似地，wln+2 608的突片和wln+3 610的突片还各自占据阶梯结构的下一梯面中的块间距608一部分。因此，当两个字线的部分暴露于单个梯面中时，阶梯结构的长度可以减少大致50％。在其它实施例中，某一其它数目的字线的一部分可暴露于单个梯面的空间中，进而进一步减小阶梯结构的长度。
[0050]
在一个实施例中，一或多个竖直串驱动器电路安置于存储器阵列中每个字线的暴露部分上方并与其耦合。举例来说，如图6c和图6d中所示，竖直串驱动器电路650安置于wln 604的突片614上方且竖直串驱动器电路660安置于wln+1 606的突片616上方。此外，如图6c中所示，竖直串驱动器电路670安置于wln+2 608的突片上方且竖直串驱动器电路680安置于wln+3 610的突片上方。在其它实施例中，某一其它数目的竖直串驱动器电路(例如两个或更多个竖直串驱动器电路)可安置于各个字线的暴露部分上方并与其耦合。
[0051]
图7是根据本公开的一些实施例的使用竖直串驱动器对存储器装置的存储器阵列
执行存储器存取操作的实例方法的流程图。方法700可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法700是由图1的存储器装置130的本地媒体控制器135对存储器阵列137和竖直串驱动器电路139执行。虽然以特定顺序或次序来展示，但是除非另有指定，否则可修改所述过程的次序。因此，应理解，所说明实施例仅为实例，且所说明过程可以不同次序进行，且一些过程可并行地进行。另外，在各个实施例中可以省略一或多个过程。因此，在每个实施例中并不需要所有过程。其它过程流程也是可能的。
[0052]
在操作705处，起始存储器存取操作。举例来说，存储器子系统110中的组件(例如处理器117、存储器子系统控制器115或本地媒体控制器135)可发送对存储器装置(例如，存储器装置130)执行存储器存取操作的请求。存储器存取操作可包含例如编程操作、读取操作、擦除操作或某一其它操作。在一个实施例中，本地媒体控制器135接收对存储器装置130执行存储器存取操作的请求。作为响应，本地媒体控制器135可例如针对包含一或多个存储器串(例如串300)的存储器装置块130起始存储器存取操作。
[0053]
在操作710处，施加操作电压信号。举例来说，处理逻辑可致使电压信号(例如编程电压信号、读取电压信号或擦除电压信号)施加到串300(例如，施加到位线334或串300)。电压信号的量值可取决于正在执行的存储器存取操作的类型。举例来说，编程电压信号可足以致使电子流入串300的沟道区中，进而将电荷存储于某些存储器单元处并且对存储器进行编程。相反地，举例来说，擦除电压信号可致使存储于沟道区中的电子流出，进而减少所存储的电荷并且擦除存储器。
[0054]
在操作715处，施加额外电压信号。举例来说，处理逻辑可致使存取电压信号施加到存储器阵列中的某些数据线，例如字线。在一个实施例中，经由串驱动器电路(例如图2的竖直串驱动器电路250、260、270或280中的一个)施加存取电压信号。通过致使对应blksel信号240施加到竖直串驱动器电路的半导体装置，本地媒体控制器135致使存取电压信号从全局字线290流到字线204、206、208、210中的选定字线。这些字线上的存取电压信号有效地选择将被执行对应存储器存取操作的对应存储器单元312。
[0055]
图8说明计算机系统800的实例机器，可执行所述计算机系统800内的指令集以用于致使所述机器执行本文中所论述的方法中的任一种或多种方法。在一些实施例中，计算机系统800可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)，或者可用于执行控制器的操作(例如，用于执行操作系统以执行对应于图1的本地媒体控制器135的操作)。在替代性实施例中，机器可连接(例如联网)到lan、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的容量进行操作。
[0056]
所述机器可以是个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂巢式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够执行(依序或以其它方式)指定将由所述机器采取的动作的指令集的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一(或多)个指令集以进行本文中所论述的方法中的任何一或多种。
[0057]
实例计算机系统800包含处理装置802、主存储器804(例如，只读存储器(rom)、快闪存储器、动态随机存取存储器(dram)例如同步dram(sdram)或rambus dram(rdram)等)、静态存储器806(例如，闪存存储器、静态随机存取存储器(sram)等)，以及数据存储系统818，其经由总线830彼此通信。
[0058]
处理装置802表示一或多个通用处理装置，例如微处理器、中央处理单元等。更特定来说，处理装置可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置802也可以是一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器或类似物。处理装置802被配置成执行指令826以用于执行本文中所论述的操作和步骤。计算机系统800可另外包含网络接口装置808以在网络820上通信。
[0059]
数据存储系统818可包含机器可读存储媒体824(也称为计算机可读媒体，例如非暂时性计算机可读媒体)，其上存储有一或多个指令集826或体现本文中所描述的方法或功能中的任一或多种的软件。指令826还可在由计算机系统800执行期间完全或至少部分地驻存在主存储器804内和/或处理装置802内，主存储器804和处理装置802也构成机器可读存储媒体。机器可读存储媒体824、数据存储系统818和/或主存储器804可对应于图1的存储器子系统110。
[0060]
在一个实施例中，指令826包含实施对应于图1的本地媒体控制器135的功能性的指令。尽管在实例实施例中机器可读存储媒体824展示为单个媒体，但是应认为术语“机器可读存储媒体”包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行的指令集合且致使机器执行本公开的方法中的任何一种或多种的任何媒体。术语“机器可读存储媒体”因此应被视为包含但不限于固态存储器、光学媒体和磁性媒体。
[0061]
已在针对计算机存储器内的数据位的操作的算法和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用以将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。在本文中，且一般将算法构想为产生所要结果的操作的自洽序列。操作是要求对物理量进行物理操纵的操作。通常(但未必)，这些量采用能够存储、组合、比较以及以其它方式操纵的电或磁信号的形式。已经证实，主要出于常用的原因，将这些信号称为位、值、元素、符号、字符、项、编号等等有时是便利的。
[0062]
然而，应牢记，所有这些和类似术语将与适当物理量相关联，且仅仅为应用于这些量的便利标记。本公开可以指操控和变换计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据为计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
[0063]
本公开还涉及用于执行本文中的操作的设备。这一设备可以出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这种计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、cd-rom以及磁性光盘、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，其各自连接到计算机系统总线。
[0064]
本文中呈现的算法和显示器在本质上并不与任何特定计算机或其它设备相关。各
种通用系统可以与根据本文中的教示的程序一起使用，或可以证明构造用以执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现各种这些系统的结构。另外，未参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施如本文中所描述的本公开的教示内容。
[0065]
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以进行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储媒体、光学存储媒体、闪存存储器组件等。
[0066]
在前述说明书中，本公开的实施例已经参照其特定实例实施例进行描述。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而非限制性意义上看待说明书和图式。