动态提升存储器装置的读取电压的制作方法

1.本文所公开的至少一些实施例大体上涉及存储器装置，且更具体地但不限于调整(例如，提升)用于读取存储器装置的存储器单元的读取电压。


背景技术：

2.存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置具有通常由逻辑“1”或逻辑“0”标示的两种状态。在其它系统中，可存储多于两种状态。为了存取所存储的信息，电子装置的组件可读取或感测在存储器装置中所存储的状态。为了存储信息，电子装置的组件可以在存储器装置中写入状态或对状态进行编程。
3.存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)等。存储器装置可为易失性或非易失性的。非易失性存储器单元可维持其存储的逻辑状态很长一段时间，即使在不存在外部电源的情况下也是如此。除非通过外部电源周期性地刷新，否则易失性存储器单元可能随时间而丢失其所存储状态。
4.存储装置为存储器装置的实例。典型计算机存储装置具有从主机计算机接收数据存取请求且执行经编程计算任务以实施所述请求的控制器，其方式可特定于在存储装置中配置的媒体和结构。在一个实例中，存储器控制器管理存储在存储器中的数据且与计算机装置通信。在一些实例中，存储器控制器在固态驱动器中使用以用于移动装置或膝上型计算机或在数码相机中使用的媒体中。
5.固件可用于操作特定存储装置的存储器控制器。在一个实例中，当计算机系统或装置从存储器装置读取数据或将数据写入到存储器装置时，其与存储器控制器通信。
6.存储器装置通常将数据存储在存储器单元中。在一些情况下，存储器单元展现可来源于包含统计过程变化、循环事件(例如，存储器单元上的读取或写入操作)或漂移(例如，硫族化物合金的电阻变化)等等的各种因素的非均一、可变电特性。
7.在一个实例中，通过确定存储一组数据(例如，码字、页)的存储器单元的读取电压(例如，所估计的阈值电压的中值)来读取所述一组数据。在一些情况下，存储器装置可包含以3d架构布置的pcm单元阵列，所述3d架构例如为用以存储一组数据的交叉点架构。交叉点架构中的pcm单元可表示与第一组阈值电压相关联的第一逻辑状态(例如，逻辑1、set状态)，或与第二组阈值电压相关联的第二逻辑状态(例如，逻辑0、reset状态)。在一些情况下，可使用编码(例如，错误校正编码(ecc))存储数据以从存储于存储器单元中的数据中的错误恢复数据。


技术实现要素：

8.本技术案的一方面涉及一种系统，其包括：存储器阵列，其包含使用读取电压读取
的存储器单元；计数器，其经配置以对针对所述存储器单元执行的写入操作进行计数；电阻器；以及存储器控制器，其经配置以：在执行所述写入操作时使所述计数器递增；确定所述计数器已达到限制；响应于确定所述计数器已达到所述限制，针对所述电阻器执行写入操作，其中所述电阻器的所述写入操作与所述存储器单元的所述写入操作中的至少一者对应；通过将电流施加到所述电阻器而确定第一电压；基于所述第一电压而调整用于读取所述存储器阵列的第一存储器单元的读取电压；以及使用经调整读取电压来读取所述第一存储器单元。
9.本技术案的另一方面涉及一种装置，其包括：存储器阵列，其包含存储器单元，其中每一存储器单元包括硫族化物、在所述硫族化物上方的顶部碳电极和在所述硫族化物下方的底部碳电极；下伏于所述存储器单元的导电线，所述导电线包含用以选择用于读取的所述存储器单元的字线；以及电阻器，其经配置以使得使用所述导电线中的一者施加到所述电阻器的电流确定用于读取所述存储器单元中的至少一者的读取电压。
10.本技术案的又一方面涉及一种方法，其包括：形成上覆于半导体衬底的导电线；形成上覆于所述导电线的存储器阵列的存储器单元，其中每一存储器单元包括硫族化物、在所述硫族化物上方的顶部电极和在所述硫族化物下方的底部电极，且其中所述导电线的第一部分经配置以选择用于写入和读取的所述存储器单元；以及形成上覆于所述导电线的第二部分的电阻器，其中每一电阻器包括用于形成所述顶部电极或所述底部电极中的至少一者的材料，且所述导电线的所述第二部分经配置以选择用于将电流施加到所述电阻器的每一电阻器。
附图说明
11.在附图的图式中通过举例而非限制示出了实施例，在附图中，相同的参考标号指示类似的元件。
12.图1展示根据一些实施例的将电流施加到存储器阵列的电阻器以动态调整用于读取存储器阵列的存储器单元中的数据的读取电压的存储器装置。
13.图2展示根据一些实施例的用于存储器阵列的交叉点架构，所述存储器阵列包含用于调整用于读取存储器阵列的存储器单元的读取电压的电阻器。
14.图3展示根据一些实施例的用于动态确定在调整用于读取存储器阵列的存储器单元的读取电压中使用的升压电压的电路。
15.图4展示根据一些实施例的用于动态确定升压电压以调整读取电压的方法。
16.图5展示根据一些实施例的包含用于电阻器的区的存储器阵列的顶部区域平面透视图。
17.图6-9展示根据一些实施例的用于制造包含存储器单元的存储器阵列中的电阻器的步骤。
18.图10展示根据一些实施例的用于制造存储器阵列中的存储器单元和电阻器的方法。
具体实施方式
19.以下公开描述动态调整(例如，提升)用于读取存储器装置的存储器单元的读取电
压的各种实施例。本文中的至少一些实施例涉及包含存储器阵列中的电阻器的存储器装置，所述电阻器随时间循环且用于确定用于调整读取电压的升压电压。存储器装置可例如存储由主机装置(例如自主车辆的计算装置，或存取存储在存储器装置中的数据的另一计算装置)使用的数据。在一个实例中，存储器装置是安装在电动车辆中的固态驱动器。
20.在一些情况下，存储器装置可包含布置在3d架构中的pcm单元阵列，所述3d架构例如为用以存储一组数据的交叉点架构。交叉点架构中的pcm单元可表示与第一组阈值电压相关联的第一逻辑状态(例如，逻辑1、set状态)，或与第二组阈值电压相关联的第二逻辑状态(例如，逻辑0、reset状态)。
21.在使用pcm单元的一些存储器装置中，set和reset阈值电压随写入操作累积而减小。举例来说，写入操作可累积多达数十万次写入。这可显著降低存储器装置的性能，这可包含存储器装置未能恰当地读取数据。因此，使用来自存储器装置的数据的系统可能会发生故障。举例来说，使用数据控制车辆的车辆可能会发生碰撞，从而造成物理损坏或身体上的受伤。
22.在许多存储器装置中，用于读取存储器装置的存储器单元的读取电压在制造期间设定(例如，在通过裸片测试的探针修整期间熔断)。随着阈值电压减小，在存储器装置的正常操作期间，读取裕量(例如，e3裕量)随时间推移稳定地减小。这限制了存储器装置的写入持久能力。
23.在一些情况下，在数个循环操作(例如，一系列读取或写入操作)之后，存储器单元展现不同的电特性。举例来说，在接收到存储逻辑状态1(例如，set编程脉冲)的大量编程脉冲之后，与逻辑状态1对应的存储器单元(例如，pcm单元)的阈值电压可不同于相对较新的存储器单元(例如，具有少量读取或写入操作的pcm单元)。循环经过大量读取或写入操作的存储器单元的阈值电压可能已发生显著变化。
24.存储器单元的阈值电压偏移可响应于随时间推移的重复电热应力(例如，由于上文所描述的写入操作)而被电极/接口电阻减小来驱动。在一些实例中，存储器单元包含硫族化物(例如，如在pcm和/或其它类型的存储器单元中所使用)。在一些存储器装置中，检查原始位错误率(例如，e3 rber)的周期性读出以确定读取裕量(例如，e3裕量)的范围。存储器控制器或主机装置使用这些检查来确定何时减小读取电压。然而，检查位错误率可增加处理开销(例如，在一些情况下，主机装置必须在裸片外确定位错误率)。
25.为了解决这些和其它技术问题，存储器装置基于将电流施加到存储器阵列中的一或多个电阻器而调整读取电压。当随时间推移通过重复编程循环(例如，正常操作中的数千次写入操作)对存储器单元进行编程时，电阻器充当用于估计在存储器单元中发生的阈值电压偏移的代理。举例来说，电阻器可提供用于上文所论述的电极/接口电阻变化的代理。在一个实施例中，电阻器随时间推移循环。将电流施加到电阻器以确定升压电压，从而动态调整读取电压以补偿随时间推移发生的阈值电压偏移。
26.在一个实施例中，电阻器具有类似于存储器单元(例如，pcm或其它类型的存储器单元)的结构。举例来说，电阻器仅使用电极材料形成，而不使用硫族化物或在存储器单元中形成逻辑存储元件的其它材料形成。
27.举例来说，在一些情况下，存储器单元中的硫族化物材料可在写入操作期间在硫族化物材料的编程(例如，结晶或淬火)之后经历其电阻的变化(例如，漂移)。电阻的此类变
化可能会导致存储器单元(例如，pcm单元)的阈值电压在经过一定时间周期后发生变化。在一些实施例中，变化量可为环境温度的函数。
28.在一个实施例中，通过在不将硫族化物包含在电阻器的结构中的情况下形成电阻器，电阻器不展现由硫族化物引发的上述变化。因此，电阻器可更好地充当供存储器控制器用于调整读取电压以补偿由上文所论述的电极/接口电阻变化引起的阈值电压偏移的代理。
29.在一个实施例中，存储器装置包含其中已使用读取电压读取存储器单元的存储器阵列。随时间推移通过各种写入操作对存储器单元进行编程。计数器用于对针对存储器单元执行的写入操作进行计数。存储器装置包含上文所论述的一或多个电阻器。
30.存储器装置的存储器控制器经配置以在执行写入操作时使计数器递增。控制器确定计数器已达到限制(例如，针对存储器阵列的区已发生1,000次写入操作)。响应于确定计数器已达到限制，控制器针对电阻器中的每一者执行写入操作。每一电阻器的写入操作与存储器单元的写入操作中的至少一者对应(例如，将类似电压施加到用于存取和偏置每一电阻器的字线和位线)。在一个实例中，将写入操作施加到电阻器为存储器单元所经历的平均磨损提供了代理(例如，估计或模拟)。用于计数器的限制经设定以针对此平均磨损。可基于编程模式、预期用途等设定所述限制。在一个实例中，不同限制可用于将写入操作施加到不同电阻器(例如，取决于存储器阵列中的位置和/或已确定升压电压的对应存储器单元类型)。
31.在一个实例中，基于平均写入脉冲间延迟(ipd)，电阻器的编程频率(例如，上述计数器限制)为固定数。在一个实例中，基于存储器装置的操作的上下文，编程频率为自适应的。
32.在一个实例中，编程频率是基于磨损水平监视器。举例来说，如果媒体管理增加添加到存储器阵列的循环的数目，则向编程频率添加循环的对应增加(或其它变化)。
33.当执行读取操作时，控制器通过将电流施加到一或多个电阻器来确定升压电压。基于升压电压，控制器调整用于读取存储器阵列的存储器单元的读取电压。接着，控制器使用经调整读取电压读取存储器单元(例如，与正读取的数据页对应的单元)。
34.在一个实施例中，通过沉积类似于在存储器阵列的存储器单元中使用的电极材料的电极材料，在存储器阵列中形成若干电阻器。电阻器使用与在正常操作期间施加到存储器单元类似的电压进行周期性编程。在一个实例中，基于对存储器阵列执行的写入操作的数目，按周期性间隔对电阻器进行编程。
35.在一个实施例中，存储器控制器在从主机装置接收读取命令时确定用于调整读取电压的升压电压。通过将电流施加到电阻器来确定升压电压。在一个实例中，跨越每一电阻器的电压差提供为差分缓冲器的输入。来自差分缓冲器的输出提供升压电压。接着基于升压电压而调整读取电压。在一个实例中，通过将施加到字线的电压减小升压电压的量来调整读取电压。这允许响应于由于随时间推移循环而发生的存储器单元的堆叠电阻/阈值电压的变化而动态减小字线电压，如上文所论述。
36.由如本文所描述的用于调整读取电压的各种实施例提供的优点包含以下各者：可消除在制造时将额外读取裕量(例如，e3裕量)分配到保护频带以用于早期循环演进的需要。通过用于调整读取电压的芯片上电路来解决不同裸片之间的变化。举例来说，通过芯片
上电路来解决在线/通孔/电极电阻的过程变化和转换。读取电压调整的执行可通过减少或消除与主机装置的通信以周期性地检查原始位错误率来提高性能，如上文所论述。
37.图1展示根据一些实施例的将电流施加到存储器阵列102的电阻器106以动态调整用于读取存储器阵列的存储器单元110、112中的数据的读取电压的存储器装置。在一个实施例中，每一电阻器106具有类似于或相同于每一存储器单元的结构，不同之处在于所述电阻器不包含用于形成存储器单元的逻辑存储元件的材料。
38.在一个实例中，每一电阻器106类似于pcm单元且包含电极材料(例如，碳)，但不包含任何硫族化物材料。在一个实施例中，这通过使用与用于形成存储器单元相同的处理步骤和材料形成电阻器来实现。在一个实例中，这提供充当电阻器106的仅电极单元。在一个实例中，存储器单元使用硫族化物，但形成为不同于pcm的存储器类型。
39.在一个实施例中，电阻器106形成为存储器阵列102的组成部分。在其它实施例中，电阻器106可与存储器阵列102分开形成。
40.在一个实施例中，存储器单元110和112为不同类型的存储器单元。在此情况下，相应电阻器106可形成为与每一不同类型的存储器单元对应。对于每一类型的存储器单元，经调整读取电压可为不同的。
41.存储器控制器120控制对存储器阵列102的存取。此存取包含对存储器单元110、112执行读取和写入操作。存储器控制器120使用读取电路122对存储器单元110、112执行读取操作。存储器控制器120包含处理装置116和存储器118。存储器118可含有由处理装置116执行以实施读取电压的动态调整的固件，如本文所描述。在对存储器阵列102执行写入操作(例如，对阵列的选定部分进行操作)时，处理装置116使计数器104递增。
42.存储器控制器120控制差分缓冲器电路114和电流源124的操作。当读取存储器单元时，电流源124用于将电流施加到电阻器106中的每一者。这提供跨越每一电阻器106的电压，其提供为差分缓冲器电路114的输入。来自差分缓冲器电路114的输出为用于调整由读取电路122实施以读取存储器单元的读取电压的升压电压。在一个实例中，存储器控制器120、差分缓冲器电路114、电流源124、读取电路122和存储器102实施于同一芯片或裸片上。
43.图2展示根据一些实施例的用于存储器阵列202的交叉点架构，其包含用于调整用于读取存储器阵列的存储器单元210的读取电压的电阻器212。电阻器212为电阻器106的实例。存储器单元210为存储器单元110、112的实例。
44.选择存储器单元210以用于使用位线204和字线206读取或写入。使用所示字线中的其它者选择其它存储器单元(图中未展示)。
45.导电线208与位线204一起用于存取电阻器212以施加电流，如上文所论述。在一个实例中，导电线208为使用与用于形成字线206和所示其它字线相同的处理步骤图案化的字线。在一个实例中，每一字线在制造期间从钨层图案化。当电流施加到电阻器212时，取消选择字线206和其它字线。
46.在一个实施例中，字线206、所示其它字线和线208各自通过通孔连接到位于存储器阵列202之下的cmos或其它晶体管电路218。举例来说，线208通过通孔214电连接到cmos电路218。举例来说，位线204通过通孔216电连接到cmos电路218。每一字线也通过通孔(图中未展示)连接到cmos电路218。
47.cmos电路218用于将偏置电压施加到存储器阵列202。举例来说，将正电压施加到
导电线204。举例来说，将负电压施加到字线206以对存储器单元210进行编程。举例来说，当读取存储器单元210时，将正电压或负电压施加到未选定字线。在一个实例中，cmos电路218包含差分缓冲器电路114、电流源124、读取电路122和/或处理装置116。
48.图3展示根据一些实施例的用于动态确定在调整用于读取存储器阵列的存储器单元的读取电压中使用的升压电压304的电路。电路为差分缓冲器电路114的实例。
49.电路包含差分缓冲器302(例如，高阻抗缓冲器电路)，所述差分缓冲器具有通过使用电流源305施加电流引起的跨电阻306、308、310的位线电压的输入。电流源305为电流源124的实例。电阻308为电阻器212的实例。电阻306为由位线204和通孔216提供的电阻的实例。电阻310为由线208和通孔214提供的电阻的实例。
50.在一个实例中，如所说明，升压电压304与电阻306、308、310的总和成反比。在其它实例中，例如针对不同类型的存储器单元，升压电压304可与电阻成比例。电路可针对所要极性进行配置。在一个实例中，升压电压304小于500毫伏(例如，5-200毫伏)。
51.在一个实例中，电阻306、308、310的总和在10k-100k ohm之间。在一个实例中，电流源施加小于10微安(例如，1-4微安)的电流。
52.在一个实施例中，升压电压304为来自差分缓冲器302的与电阻306、308、310的总和成比例的输出。差分缓冲器302的增益通过设计或以其它方式配置(例如，由存储器控制器120实时配置)来调整，以提供升压电压304的适当范围。升压电压304用于调整经施加以读取存储器阵列的存储器单元的读取电压。在一个实施例中，在调整增益和/或校准升压电路时将脉冲间延迟(ipd)考虑在内。
53.在其它实施例中，可以使用其它类型的放大器。在一个实例中，使用高阻抗放大器。在一个实例中，使用单端放大器。在一个实例中，使用差分运算放大器。
54.图4展示根据一些实施例的用于动态确定升压电压以调整读取电压的方法。举例来说，图4的方法可以实施于图1的系统中。在一个实例中，存储器控制器120使用差分缓冲器电路114调整以调整由读取电路122提供的读取电压。
55.图4的方法可由处理逻辑执行，所述处理逻辑可包含硬件(例如处理装置、电路、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如在处理装置上运行或执行的指令)或其组合。在一些实施例中，图4的方法至少部分地由一或多个处理装置(例如，图1的处理装置116)执行。
56.虽然以特定序列或次序展示，但是除非另外规定，否则可修改过程的次序。因此，所说明的实施例应理解为仅作为实例，且所说明的过程可以不同次序执行，并且一些过程可并行执行。另外，可以在各种实施例中省略一或多个过程。因此，并非每一实施例中都需要所有过程。其它过程流程是可能的。
57.在框401处，在对存储器阵列中的存储器单元执行写入操作时，使计数器递增。在一个实例中，基于对存储器阵列102的写入操作的数目而使计数器递增。
58.在框403处，确定计数器已达到限制。在一个实例中，处理装置116确定计数器104已达到固定写入操作数目。在一个实例中，取决于存储器装置的历史和/或操作的上下文，限制为自适应的且由处理装置116改变。
59.在框405处，响应于达到限制，针对存储器阵列中的一或多个电阻器执行写入操作。在一个实例中，针对电阻器212执行写入操作。
60.在框407处，将电流施加到每一电阻器以确定升压电压。在一个实例中，差分缓冲器电路114用于提供升压电压304。在框409处，基于升压电压而调整读取电压。在一个实例中，读取电路122基于由差分缓冲器电路114提供的升压电压而调整读取电压。在框411处，使用经调整读取电压来读取一或多个存储器单元。在一个实例中，使用基于从将电流施加到电阻器212确定的升压电压而调整的读取电压来读取存储器单元210。
61.在一个实施例中，在读取操作期间执行框407、409和411。在一个实施例中，响应于来自主机装置或来自媒体管理过程(例如，从存储器阵列在芯片上或芯片外执行的过程)的读取命令而执行读取操作。在一个实例中，框407、409和411的功能由存储器控制器同时执行，且功能的执行与读取完成时间无关。
62.在一个实施例中，一种系统包含：存储器阵列(例如，102、202)，其包含使用读取电压读取的存储器单元；计数器(例如，104)，其经配置以对针对存储器单元执行的写入操作进行计数；电阻器(例如，106、212)；以及存储器控制器(例如，120)。存储器控制器经配置以：在执行写入操作时使计数器递增；确定计数器已达到限制；响应于确定计数器已达到限制，针对电阻器执行写入操作，其中电阻器的写入操作与存储器单元的写入操作中的至少一者对应；通过将电流施加到电阻器而确定第一电压；基于第一电压而调整用于读取存储器阵列的第一存储器单元的读取电压；且使用经调整读取电压来读取第一存储器单元。
63.在一个实施例中，所述系统进一步包含用于读取存储器单元的至少一部分的导电线(例如，位线204)，其中所述导电线用于将电流施加到电阻器。
64.在一个实施例中，电阻器的写入操作包含将与经施加以对存储器单元中的一者进行编程的至少一个偏置电压对应的至少一个偏置电压施加到电阻器；且第一电压与在执行写入操作时发生的存储器单元的阈值电压偏移成比例。
65.在一个实施例中，所述系统进一步包含差分缓冲器电路(例如，114)以提供经调整读取电压，其中第一电压为差分缓冲器电路的输入。
66.在一个实施例中，每一存储器单元(例如，图9的结构902)包含硫族化物(例如，606)、在硫族化物上方的顶部碳电极(例如，608)和在硫族化物下方的底部碳电极(例如，604)。
67.在一个实施例中，电阻器包含碳，且不包含硫族化物。
68.在一个实施例中，所述系统进一步包含字线(例如，206)以存取存储器单元。电阻器位于存储器阵列的边缘处，且使用字线中的至少一者将电流施加到电阻器。
69.在一个实施例中，电阻器由用于形成存储器单元的电极的材料形成，且电阻器不包含数据存储装置(例如，逻辑存储元件，如硫族化物)。
70.在一个实施例中，一种装置包含：存储器阵列，其包含存储器单元，其中每一存储器单元包含硫族化物、在硫族化物上方的顶部碳电极和在硫族化物下方的底部碳电极；下伏于存储器单元的导电线，所述导电线包含用以选择用于读取的存储器单元的字线(例如，206)；以及电阻器，其经配置以使得使用导电线中的一者施加到电阻器的电流确定用于读取存储器单元中的至少一者的读取电压。
71.在一个实施例中，电阻器包含碳，但不包含硫族化物。
72.在一个实施例中，使用公共掩模对导电线进行图案化。
73.在一个实施例中，电阻器包含与顶部碳电极或底部碳电极中的至少一者相同的材
料。
74.在一个实施例中，所述装置进一步包含上覆于存储器单元的位线(例如，204)，其中所述位线中的第一位线经配置以选择存储器单元的至少一部分，且选择用于施加电流的电阻器。
75.图5展示根据一些实施例的包含用于电阻器的区502的存储器阵列的顶部区域平面透视图。在一个实施例中，区域501大体上与其中形成存储器单元的存储器阵列的二维边界对应。从顶视图的角度向下看向上覆于半导体衬底(图中未展示)的存储器阵列(图中未展示)来限定区域501。在一个实例中，存储器阵列为存储器阵列102或202。
76.在一个实施例中，一或多个电阻器形成于区502中，所述区位于存储器阵列的边缘处(例如，在所说明的存储器阵列的拐角中)。在一个实例中，电阻器为电阻器106或212。
77.在其它实施例中，区502可位于存储器阵列的一或多个内部区域中。在一个实例中，电阻器形成于在与电阻器结构对应的存储器单元类型附近的区域中。
78.在一个实施例中，区域501指示排骨状(chop-like)掩模的边界。区502指示其中使用掩模移除存储器单元的存储器阵列的一部分的边界。电阻器形成于区502中，其中每一电阻器具有仅电极结构，所述仅电极结构不包含用于形成存储器单元的逻辑存储元件的材料。在一个实例中，区502指示其中形成电阻器106的仅电极岛状物。在一个实例中，电阻器由碳电极材料形成，但不包含用于形成存储器阵列的存储器单元的硫族化物材料。
79.在用于制造电阻器的一个实施例中，形成具有区域501的边界的硬掩模。掩模形成为上覆于存储器阵列中的存储器单元的顶部电极。对掩模进行图案化以限定区502。执行蚀刻以提供其中形成区502中的电阻器的开口(例如，图7中的702)。提供开口的蚀刻移除先前形成的存储器单元的一部分，以暴露下伏于存储器阵列的存储器单元的字线(图中未展示)的一部分。在一个实例中，在提供开口之后，沉积上覆于存储器单元且填充开口的碳层。蚀刻碳层以暴露存储器阵列的顶部电极且提供电阻器的最终结构。用于形成碳层的碳是与用于形成存储器单元的顶部电极相同的材料。
80.图6-9展示根据一些实施例的用于制造包含存储器单元的存储器阵列中的电阻器的步骤。在一个实例中，存储器阵列为存储器阵列202，存储器单元为存储器单元210，且电阻器为电阻器212。
81.图6展示形成为上覆于半导体衬底(图中未展示)的字线层602。半导体衬底可为例如硅、锗、砷化镓或氮化镓。在一些实例中，衬底为半导体晶片。在一些实例中，衬底为绝缘体上硅(soi)衬底。
82.将字线层602图案化以提供用于存储器阵列的字线。在一个实例中，字线包含字线206、图2的其它字线，以及线208。在一个实例中，字线层602为钨。在其它实例中，可使用其它导电材料，例如铜、金、钛、金属合金或导电掺杂的半导体。
83.用于形成每一存储器单元的材料堆叠由顶部碳电极层608、硫族化物层606和底部碳电极层604提供。这些材料经图案化以提供存储器阵列的存储器单元。在所说明的实例中，硫族化物用于为每一存储器单元提供逻辑存储元件。在其它实例中，逻辑存储元件可由不同材料提供。在一个实例中，层606可由基于聚合物的材料或金属氧化物形成。
84.在上述材料或图案提供存储器单元之后，形成掩模层610。在一个实例中，掩模层610为具有与区域501对应的边界的硬掩模。
85.图7展示掩模层610经图案化以提供其中将形成电阻器的开口702。在一个实例中，开口702形成于区502中，且与区502对应。提供开口702暴露了字线602的顶部部分。
86.图8展示使用掩模层610执行的仅电极沉积。仅电极沉积的部分804填充开口702。仅电极沉积的另一部分802形成为上覆于掩模层610。在一个实例中，仅电极沉积为碳。在一个实例中，使用与用于形成碳电极层604、608的材料和/或处理相同的材料和/或处理执行仅电极沉积。
87.图9展示已执行蚀刻以移除仅电极沉积的部分802，并且还移除掩模层610。已部分地蚀刻仅电极沉积的部分804以提供用于电阻器的结构904。在一个实例中，结合化学机械抛光使用回蚀过程提供结构904。化学机械抛光还打开了存储器单元的顶部电极。
88.存储器单元的结构902也由上述处理提供。在一个实例中，用于执行蚀刻以提供电阻器的化学反应与用于蚀刻存储器单元的碳电极层604、608和/或硫族化物层606的化学反应相同。常规的沉积、图案化和/或蚀刻过程可用于上述制造。
89.在一个实施例中，在执行上述过程步骤之后，使用常规通孔将由字线层602形成的字线连接到在存储器阵列下方的cmos电路。在一个实例中，cmos电路为cmos电路218。
90.图10展示根据一些实施例的用于制造存储器阵列中的存储器单元和电阻器的方法。举例来说，图10的方法可如图6-9中所说明的那样实施。在一个实例中，存储器单元为存储器单元110、112、210。在一个实例中，电阻器为电阻器106、212。
91.虽然以特定序列或次序展示，但是除非另外规定，否则可修改过程的次序。因此，所说明的实施例应理解为仅作为实例，且所说明的过程可以不同次序执行。另外，可以在各种实施例中省略一或多个过程。因此，并非每一实施例中都需要所有过程。其它过程流程是可能的。
92.在框1001处，形成上覆于半导体衬底上的导电线的存储器阵列的存储器单元。在一个实例中，存储器单元为存储器单元210，且导电线包含字线206和线208。
93.在框1003处，通过图案化掩模以限定存储器阵列的区来形成电阻器。在一个实例中，电阻器包含电阻器212。在一个实例中，掩模为掩模层610。
94.在框1005处，使用掩模蚀刻区以提供开口。在一个实例中，开口为开口702。
95.在框1007处，沉积填充开口的电极层。在一个实例中，电极层是仅电极沉积的部分802、804。
96.在框1009处，蚀刻电极层以暴露存储器单元的顶部电极且提供电阻器。在一个实例中，顶部电极由碳电极层608提供。在一个实例中，存储器单元具有结构902，且所提供的电阻器具有结构904。
97.在一个实施例中，一种方法包含：形成上覆于半导体衬底的导电线(例如，由字线层602形成的字线)；形成上覆于导电线的存储器阵列的存储器单元(例如，存储器单元210、结构902)，其中每一存储器单元包含硫族化物、在硫族化物上方的顶部电极(例如，使用碳电极层608形成的电极)和在硫族化物下方的底部电极(例如，使用碳电极层604形成的电极)，且其中导电线的第一部分经配置以选择用于写入和读取的存储器单元；以及形成上覆于导电线的第二部分的电阻器(例如，结构904)，其中每一电阻器包含用于形成顶部电极或底部电极中的至少一者的材料(例如，仅电极沉积的部分804)，且导电线的第二部分经配置以选择用于将电流施加到电阻器的每一电阻器。
98.在一个实施例中，导电线为字线。所述方法进一步包含形成上覆于存储器单元的位线(例如，位线204)，其中字线和位线以交叉点架构配置且用于选择存储器单元中的个别者。
99.在一个实施例中，材料为碳。
100.在一个实施例中，存储器单元为存储器阵列的部分，且形成电阻器包含：形成上覆于存储器单元的顶部电极的掩模(例如，掩模层610)；对掩模进行图案化以限定用于形成电阻器的存储器阵列的区(例如，区502)；执行蚀刻以为区中的电阻器提供开口(例如，开口702)；移除掩模；沉积上覆于存储器单元且填充开口的碳层；以及蚀刻碳层以暴露顶部电极并提供电阻器(例如，结构904)。
101.在一个实施例中，执行蚀刻以提供开口包含移除所形成的存储器单元的一部分以暴露导电线的一部分。
102.在一个实施例中，所述方法进一步包含：形成下伏于存储器单元的晶体管电路(例如，cmos电路218)，所述晶体管电路经配置以将电流施加到每一电阻器，并且基于从将电流施加到电阻器确定的升压电压(例如，升压电压304)而调整用于读取存储器单元的读取电压；以及形成将导电线连接到晶体管电路的通孔(例如，通孔214、216)。
103.在一个实施例中，导电线为字线，且每一字线包含钨。
104.本公开包含执行方法且实施上文所描述的系统的各种装置，包含执行这些方法的数据处理系统，和含有指令的计算机可读媒体，所述指令当在数据处理系统上执行时使得系统执行这些方法。
105.描述和附图是说明性的，且不应理解为限制性的。描述许多特定细节以提供透彻理解。然而，在某些情况下，不描述众所周知的或常规的细节以免混淆描述。本公开中对一个或一实施例的参考未必是参考同一实施例；并且此类参考意味着至少一个。
106.如本文中所使用，“耦合到”或“与
…
耦合”通常是指组件之间的连接，其可以是间接通信连接或直接通信连接(例如，没有中间组件)，无论是有线还是无线的，包含例如电连接、光学连接、磁连接等连接。
107.在本说明书中对“一个实施例”或“一实施例”的引用意味着结合所述实施例描述的特定特征、结构或特性包含在本公开的至少一个实施例中。本说明书中各个位置中出现的短语“在一个实施例中”未必全都是指相同实施例，也未必是指与其它实施例相互排斥的单独或替代实施例。此外，描述了可以由一些实施例而不是由其它实施例展示的各种特征。类似地，描述了各种要求，这些要求可能是一些实施例的要求而不是其它实施例的要求。
108.在本说明书中，各种功能和/或操作可描述为由软件代码进行或由软件代码引起以简化描述。然而，所属领域的技术人员将认识到，这种表达的意思是所述功能和/或操作由一或多个处理装置执行代码所引起，所述处理装置如微处理器、专用集成电路(asic)、图形处理器和/或现场可编程门阵列(fpga)。替代地或组合地，可使用专用电路(例如，逻辑电路)在有或没有软件指令的情况下实施功能和操作。可使用硬布线电路在无软件指令的情况下或结合软件指令来实施实施例。因此，所述技术不限于硬件电路和软件的任何特定组合，也不限于由计算装置执行的指令的任何特定来源。
109.虽然一些实施例可在全功能的计算机和计算机系统中实施，但各种实施例能够以各种形式分布为计算产品且能够应用，而不管实际上实现分布的计算机可读媒体的特定类
型如何。
110.所公开的至少一些方面可至少部分体现于软件中。也就是说，所述技术可响应于处理装置(例如，微处理器)执行存储器(例如，rom、易失性ram、非易失性存储器、高速缓存或远程存储装置)中所含有的指令序列而在计算装置或另一系统中进行。
111.经执行以实施实施例的例程可实施为操作系统、中间件、服务递送平台、软件开发工具包(sdk)组件、网络服务或其它特定应用程序、组件、程序、对象、模块或指令序列(有时称为计算机程序)的部分。对这些例程的调用接口可作为应用程序编程接口(api)暴露于软件开发团体。计算机程序通常在不同时间在计算机中的不同存储器和存储装置中包括一或多个指令集，且所述指令集在由计算机中的一或多个处理器读取和执行时使所述计算机执行对进行涉及各个方面的要素来说必要的操作。
112.计算机可读媒体可用于存储在由计算装置执行时使得所述装置进行各种方法的软件和数据。可执行软件和数据可存储于包含例如rom、易失性ram、非易失性存储器和/或高速缓存的各处。此软件和/或数据的部分可存储在这些存储装置中的任一者中。另外，可以从集中式服务器或对等网络获得数据和指令。数据和指令的不同部分可在不同时间且在不同通信会话中或在同一通信会话中从不同集中式服务器和/或对等网络获得。可以在执行应用程序之前获得全部数据和指令。替代地，可动态地、及时地、在需要执行时获得数据和指令的部分。因此，并不要求数据和指令在特定时刻全部处于计算机可读媒体上。
113.计算机可读媒体的实例包含但不限于可记录和不可记录型的媒体，例如易失性和非易失性存储器装置、只读存储器(rom)、随机存取存储器(ram)、快闪存储器装置、固态驱动器存储媒体、可移动磁盘、磁盘存储媒体、光学存储媒体(例如，光盘只读存储器(cd rom)、数字多功能磁盘(dvd)等)以及其它媒体。计算机可读媒体可以存储指令。计算机可读媒体的其它实例包含但不限于使用nor快闪或nand快闪架构的非易失性嵌入式装置。在这些架构中使用的媒体可包含不受管理的nand装置和/或受管理nand装置，包含例如emmc、sd、cf、ufs和ssd。
114.一般来说，非暂时性计算机可读媒体包含以可由计算装置(例如，计算机、移动装置、网络装置、个人数字助理、具有控制器的制造工具、具有一组一或多个处理器的任何装置等)存取的形式提供(例如，存储)信息的任何机构。如本文所使用，“计算机可读媒体”可以包含单个媒体或多个媒体(例如，其存储一组或多组指令)。
115.在各种实施例中，硬布线电路可与软件和固件指令组合使用以实施技术中的一些。因此，所述技术既不限于硬件电路和软件的任何特定组合，也不限于由计算装置执行的指令的任何特定来源。
116.可使用广泛多种不同类型的计算装置来实施本文中阐述的各种实施例。如本文中所使用，“计算装置”的实例包含但不限于服务器、集中式计算平台、多个计算处理器和/或组件的系统、移动装置、用户终端、车辆、个人通信装置、可佩戴数字装置、电子自助服务终端、通用计算机、电子文档阅读器、平板计算机、手提式计算机、智能电话、数码相机、家用电器、电视或数字音乐播放器。计算装置的额外实例包含所谓的“物联网”(iot)的部分。这种“物”可偶尔与其拥有者或管理员交互，他们可监控所述事物或修改这些事物上的设置。在一些情况下，此类拥有者或管理员扮演关于“物”装置的用户的角色。在一些实例中，用户的主要移动装置(例如苹果iphone(apple iphone))可以是关于用户佩戴的经配对“物”装置
(例如苹果手表(apple watch))的管理员服务器。
117.在一些实施例中，计算装置可以是计算机或主机系统，其例如实施为台式计算机、手提式计算机、网络服务器、移动装置，或包含存储器和处理装置的另一计算装置。主机系统可以包含或耦合到存储器子系统，使得主机系统可以从存储器子系统读取数据或将数据写入所述存储器子系统。主机系统可经由物理主机接口耦合到存储器子系统。一般来说，主机系统可以经由同一通信连接、多个单独的通信连接和/或通信连接的组合存取多个存储器子系统。
118.在一些实施例中，计算装置是包含一或多个处理装置的系统。处理装置的实例可包含微控制器、中央处理单元(cpu)、专用逻辑电路(例如现场可编程门阵列(fpga)、专用集成电路(asic)等)、芯片上系统(soc)或另一合适的处理器。
119.在一个实例中，计算装置是存储器系统的控制器。控制器包含处理装置和存储器，所述存储器含有由处理装置执行以控制存储器系统的各种操作的指令。
120.尽管附图中的一些以特定次序说明数个操作，但可将非次序相依性操作重新排序，并且可组合或分解其它操作。虽然具体提及了一些重新排序或其它分组，但是其它重新排序或分组对于所属领域的技术人员来说是显而易见的，因此不提供详尽的替代方案列表。此外，应认识到，阶段可以硬件、固件、软件或其任何组合实施。
121.在前述说明书中，已参考本公开的具体示例性实施例描述了本公开。将显而易见的是，可在不脱离所附权利要求书中阐述的更广精神和范围的情况下对其进行各种修改。因此，说明书和附图应被视为说明性的而非限制性的。