存储器装置的制作方法

存储器装置
1.相关申请的交叉引用
2.本技术要求于2020年10月14日在韩国知识产权局提交的韩国专利申请no.10-2020-0132573的权益，该申请的全部公开内容出于所有目的以引用方式并入本文中。
技术领域
3.本发明构思涉及一种存储器装置。


背景技术：

4.存储器装置可以提供写和擦除数据或者读记录数据的功能。存储器装置可以包括多个存储器单元，并且通过调整存储器单元中的每一个的阈值电压来编程或擦除数据。存储器单元的阈值电压分布可以是读存储在存储器单元中的数据时的重要因素。


技术实现要素：

5.示例实施例提供了存储器装置及其操作方法，该存储器装置通过在刷新操作中将第一刷新电压输入到存储器单元并且将第二刷新电压额外地输入到存储器单元中的至少一些以改善阈值电压的分布的时间段期间检测存储器单元的阈值电压而具有改善的可靠性。
6.根据示例实施例，存储器装置包括：单元区域，在所述单元区域中设置了多条字线、多条位线以及连接到多条字线和多条位线的多个存储器单元，多个存储器单元中的每一个包括彼此串联连接的双向阈值开关元件和存储器元件；以及外围电路区域，其包括至少一个外围电路，所述至少一个外围电路被配置为将导通双向阈值开关元件的第一刷新电压输入到多个存储器单元之中的至少一些刷新单元中的每一个以执行刷新操作，在导通双向阈值开关元件的同时将刷新单元中的每一个确定为处于第一状态的第一刷新单元或者处于第二状态的第二刷新单元，并且将与第一刷新电压不同的第二刷新电压输入到第二刷新单元。
7.根据示例实施例，存储器装置包括：单元区域，其包括连接到多条字线和多条位线的多个存储器单元，多个存储器单元中的每一个的阈值电压通过编程操作低于或等于第一阈值电压，或者高于或等于高于第一阈值电压的第二阈值电压；以及外围电路区域，其包括至少一个外围电路，所述至少一个外围电路连接到多条字线和多条位线并且被配置为在控制操作之后将后电压输入到多个存储器单元之中的目标存储器单元，其中，目标存储器单元中的每一个的阈值电压高于或等于第二阈值电压。控制操作是使包括在多个存储器单元中的至少一些刷新单元中的每一个中的开关元件导通的刷新操作。
8.根据示例实施例，存储器装置包括：多条字线，其在第一方向上延伸；多条位线，其在与第一方向相交的第二方向上延伸，并且在与第一方向和第二方向相交的第三方向上与多条字线分离；多个存储器单元，其连接到多条字线和多条位线；以及外围电路区域，其包括至少一个外围电路，所述至少一个外围电路连接到多条字线和多条位线并且被配置为针
对多个存储器单元中的刷新单元顺序地执行第一刷新操作和第二刷新操作。所述至少一个外围电路被配置为在第一刷新操作期间将第一刷新电压输入到刷新单元，并且将高于第一刷新电压的第二刷新电压仅输入到刷新单元的一部分，以执行第二刷新操作。
9.根据示例实施例，存储器装置的操作方法包括：从外部存储器控制器接收刷新命令；将第一刷新电压输入到存储器单元中的至少一些刷新单元；在第一刷新电压输入到刷新单元的时间段期间将刷新单元分类为第一刷新单元和第二刷新单元，第一刷新单元的阈值电压低于或等于第一阈值电压，并且第二刷新单元的阈值电压高于或等于与第一阈值电压不同的第二阈值电压；以及将高于或等于第一刷新电压的第二刷新电压仅输入到第二刷新单元。当第一阈值电压大于第二阈值电压时，第二刷新电压等于第一刷新电压，并且当第一阈值电压低于第二阈值电压时，第二刷新电压大于第一刷新电压。
附图说明
10.通过结合附图的以下的详细描述，将更加清楚地理解本发明构思的以上和其它方面、特征和优点，在附图中：
11.图1是示出根据示例实施例的存储器装置的示意性框图；
12.图2是示出根据示例实施例的存储器装置的存储器单元阵列的示意图；
13.图3和图4是示出根据示例实施例的存储器装置的示意性框图；
14.图5是示出根据示例实施例的存储器装置的结构的图；
15.图6a和图6b是示出根据示例实施例的存储器装置中的存储器单元的阈值电压分布的图；
16.图7和图8是为了示出根据示例实施例的存储器装置的操作而提供的图；
17.图9和图10是为了示出根据示例实施例的存储器装置的操作而提供的图；
18.图11是为了示出根据示例实施例的存储器装置的操作而提供的流程图；
19.图12至图13b是为了示出根据示例实施例的存储器装置的操作而提供的图；
20.图14是为了示出根据示例实施例的存储器装置的操作而提供的流程图；
21.图15至图16c是为了示出根据示例实施例的存储器装置的操作而提供的图；以及
22.图17是示出包括根据示例实施例的存储器装置的系统的示意性框图。
具体实施方式
23.在下文中，将参照附图描述示例实施例。
24.图1是示出根据示例实施例的存储器装置的示意性框图。
25.根据示例实施例的存储器装置10可以包括外围电路区域20和单元区域30。外围电路区域20可以包括至少一个外围电路，其包括例如解码器电路21和22、读/写电路23、控制逻辑24等。单元区域30可以包括多个存储器单元。
26.解码器电路21和22可以包括通过字线wl连接到多个存储器单元的字线解码器21和通过位线bl连接到多个存储器单元的位线解码器22。字线解码器21、位线解码器22和读/写电路23的操作可以由控制逻辑24控制。在示例实施例中，读/写电路23可以包括将数据写入由字线解码器21和位线解码器22指定的至少一个选择的存储器单元的编程电路、从所选择的存储器单元读出数据的读出电路等。
27.控制逻辑24可以通过字线解码器21和位线解码器22确定包括在单元区域30中的存储器单元之中的选择的存储器单元。控制逻辑24可以通过将预定(或可替换地，期望)的偏压输入到连接到所选择的存储器单元的所选字线和所选位线中的每一条来针对所选择的存储器单元执行编程操作、读操作、刷新操作等。
28.作为示例，在存储器装置10中，字线解码器21和位线解码器22可以设置在单元区域30下方。换言之，单元区域30可以设置在字线解码器21和位线解码器22上方。可以使用如上所述的结构简化将字线wl和字线解码器21彼此连接以及将位线bl和位线解码器22彼此连接的布线的设计。根据示例实施例，读/写电路23还可以与字线解码器21和位线解码器22一起设置在单元区域30下方。
29.图2是示出根据示例实施例的存储器装置的单元区域的示意图。
30.参照图2，单元区域30可以包括在第一方向(y轴方向)上延伸的位线bl1至bln以及在第二方向(x轴方向)上延伸的字线lwl1至lwlm和uwl1至uwlm。作为示例，第一方向和第二方向可以是彼此相交的方向，并且可以彼此垂直。
31.下存储器单元lmc可以设置在位线bl1至bln与下字线lwl1至lwlm之间，上存储器单元umc可以设置在位线bl1至bln与上字线uwl1至uwlm之间。下存储器单元lmc和上存储器单元umc可以具有相同的结构。
32.例如，下存储器单元lmc和上存储器单元umc中的每一个可以包括开关元件sw和存储器元件me。在示例实施例中，开关元件sw可以为双向阈值开关(ovonic threshold switch,ots)。在示例实施例中，存储器元件me可以由包括硫族化物材料、超晶格等的相变材料形成。换言之，存储器元件me可以包括能够根据加热时间、温度等在非晶相与结晶相之间相过渡的相变材料。
33.在存储器单元lmc和umc中的每一个中，存储器元件me和开关元件sw可以彼此串联连接。存储器元件me和开关元件sw的连接顺序不限于图2中所示的，并且可以被修改。作为示例，存储器元件me和开关元件sw可以顺序地连接在字线lwl1至lwlm和uwl1至uwlm与位线bl1至bln之间。
34.在图2中所示的示例实施例中，位线bl1至bln可以在第三方向(z轴方向)上设置在下存储器单元lmc与上存储器单元umc之间，并且可以被下存储器单元lmc和上存储器单元umc共享。然而，这是示例，并且存储器单元阵列40的结构可以被修改。作为示例，字线可以设置在下存储器单元lmc与上存储器单元umc之间，使得下存储器单元lmc和上存储器单元umc可以彼此共享字线。在一些示例实施例中，下存储器单元lmc可以连接到下位线，上存储器单元umc可以连接到上位线。
35.图3和图4是示出根据示例实施例的存储器装置的示意性框图。
36.首先，参照图3，根据示例实施例的存储器装置50可以包括多个存储器层51和52。多个存储器层51和52可以包括第一存储器层51和第二存储器层52。包括在第一存储器层51中的下存储器单元lmc可以连接到下字线lwl，包括在第二存储器层52中的上存储器单元umc可以连接到上字线uwl。
37.上存储器单元umc和下存储器单元lmc可以彼此共享位线bl。作为示例，上存储器单元umc可以连接到位线bl中的每一个的上部分，下存储器单元lmc可以连接到位线bl中的每一个的下部分。尽管上存储器单元umc和下存储器单元lmc彼此共享位线bl，但是可以独
立地控制上存储器单元umc和下存储器单元lmc。例如，当位线解码器53选择第一位线bl1并且上字线解码器54选择第一上字线uwl1时，下字线解码器55可以不选择第一下字线lwl1。因此，可以控制连接在第一位线bl1与第一上字线uwl1之间的上存储器单元umc。
38.已经在图3中所示的示例实施例中示出了上字线uwl的数量与下字线lwl的数量相同，但是上字线uwl的数量和下字线lwl的数量不必限于此。作为示例，上字线uwl的数量可以多于下字线lwl的数量，因此，上存储器单元umc的数量可以多于下存储器单元lmc的数量。
39.接下来，参照图4，根据示例实施例的存储器装置60可以包括多个存储器层61至64。多个存储器层61至64可以包括顺序地堆叠的第一存储器层61、第二存储器层62、第三存储器层63和第四存储器层64。在示例实施例中，包括在第一存储器层61和第三存储器层63中的奇数层存储器单元omc可以通过奇数层字线owl连接到奇数层字线解码器65。包括在第二存储器层62和第四存储器层64中的偶数层存储器单元emc可以通过偶数层字线ewl连接到偶数层字线解码器66。然而，根据示例实施例，存储器层61至64可以分别连接到不同的字线解码器。
40.在图4中所示的示例实施例中，位线bl可以被奇数层存储器单元omc和偶数层存储器单元emc共享。作为示例，位线bl可以包括设置在第一存储器层61与第二存储器层62之间的下位线和设置在第三存储器层63与第四存储器层64之间的上位线。作为示例，设置在垂直于存储器层61至64的堆叠方向的平面上的同一位置处的下位线和上位线可以彼此电连接。因此，当位线解码器67选择位线bl中的一条时，可以同时选择下位线和上位线。然而，根据示例实施例，下位线和上位线可以彼此电断开，并且可以由不同的位线解码器独立地选择。
41.图5是示出根据示例实施例的存储器装置的结构的图。
42.参照图5，存储器装置100可以包括具有形成在半导体衬底110上的多个电路单元111的外围电路区域p以及具有多个存储器单元130和150的单元区域c。单元区域c可以包括在第一方向(y轴方向)上延伸的多条位线140以及在第二方向(x轴方向)上延伸的多条字线120和160。
43.作为示例，单元区域c可以包括在第三方向(z轴方向)上设置在位线140下方的下字线120以及在第三方向(z轴方向)上设置在位线140上方的上字线160。下存储器单元130可以设置在位线140与下字线120之间，上存储器单元150可以设置在位线140与上字线160之间。
44.电路单元111可以在第一方向和第二方向中的至少一个上与单元隔离膜112相邻，并且可以通过单元接触件113连接到电路布线114。电路单元111可以被层间绝缘层115覆盖。作为示例，图5中所示的电路单元111可以提供连接到下字线120的下字线解码器。
45.下字线120可以连接到加热电极层121。图5中所示的示例实施例已经示出了加热电极层121连接到在第二方向上彼此相邻的一对下存储器单元130，但是这仅是示例，并且加热电极层121和下存储器单元130不必限于此。例如，下存储器单元130中的每一个还可以连接到一个加热电极层121。在形成加热电极层121和下字线120的工艺中，可以形成凹部部分117。
46.加热电极层121可以通过下绝缘图案122彼此分离。绝缘分隔件123以及内部绝缘
层124和125可以设置在加热电极层121中。下绝缘图案122、绝缘分隔件123以及内部绝缘层124和125中的每一个可以由氧化硅、氮化硅等形成。
47.下存储器单元130中的每一个可以包括与加热电极层121接触的可变电阻层131以及顺序地堆叠在可变电阻层131上的第一电极层132、选择单元层134、第二电极层136等。根据示例实施例，第一接口层133和第二接口层135可以分别设置在选择单元层134与第一电极层132之间以及选择单元层134与第二电极层136之间。
48.可变电阻层131可以由其相变可通过从加热电极层121传递的热量而产生的材料形成。作为示例，可变电阻层131可以包括作为硫族化物材料的ge-sb-te(gst)等。可替换地，可变电阻层131可以由包括从由si、ge、sb、te、bi、in、sn和se组成的组选择的至少两个单元作为硫族化物材料的材料形成。
49.选择单元层134可以包括其电阻根据施加到其两端的电压的幅度而改变的材料，并且可以包括例如双向阈值开关(ots)材料。ots材料可以包括硫族化物开关材料。在示例实施例中，选择单元层134可以包括si、te、as、ge、in或它们的组合，或者还可以包括氮。选择单元层134的材料不限于以上描述的那些，并且可以包括能够用于对单元进行选择的各种材料层。
50.上存储器单元150、加热电极层161和上字线160可以设置在位线140上方。参照图5，加热电极层161可以连接到上字线160。另外，加热电极层161可以通过上绝缘图案162彼此分离。绝缘分隔件163以及内部绝缘层164和165可以设置在加热电极层161中。
51.上存储器单元150可以与下存储器单元130具有相同的结构。例如，上存储器单元150中的每一个可以包括与加热电极层161接触的可变电阻层151以及顺序地堆叠在可变电阻层151之下的第一电极层152、选择单元层154、第二电极层156等。与下存储器单元130相似，第一接口层153和第二接口层155可以分别设置在选择单元层154与第一电极层152之间以及选择单元层154与第二电极层156之间。
52.图6a和图6b是示出根据示例实施例的存储器装置中的存储器单元的阈值电压分布的图。
53.首先，参照图6a，存储器单元可以具有第一状态s1或第二状态s2。作为示例，处于第一状态s1的存储器单元可以具有第一电压范围内的阈值电压，处于第二状态s2的存储器单元可以具有大于第一电压范围的第二电压范围内的阈值电压。在示例实施例中，处于第一状态s1的存储器单元中的每一个中，存储器元件可以具有相对小的电阻，处于第二状态s2的存储器单元中的每一个中，存储器元件可以具有相对大的电阻。例如，第一状态s1可以为包括在存储器元件中的相变材料具有结晶相的状态，并且可以被定义为设定状态。另外，第二状态s2可以为包括在存储器元件中的相变材料具有非晶相的状态，并且可以被定义为重置状态。
54.预定(或可替换地，期望)的电压窗可以存在于处于第一状态s1的阈值电压与处于第二状态s2的阈值电压之间，可以通过将属于电压窗的读电压输入到所选择的存储器单元来执行存储器装置的读操作。作为示例，参照图6a，在编程操作之后，处于第一状态s1的阈值电压和处于第二状态s2的阈值电压之间可以具有第一电压窗δvw1的差。
55.存储器装置的存储器控制器可以通过将属于第一电压窗δvw1的读电压v
read
输入到所选择的存储器单元来执行读操作。当所选择的存储器单元处于第一状态s1时，所选择
的存储器单元可以通过读电压v
read
而导通，而当所选择的存储器单元处于第二状态s2时，所选择的存储器单元可以不通过读电压v
read
导通。
56.因此，当处于第一状态s1的阈值电压与处于第二状态s2的阈值电压之间的第一电压窗δvw1减小时，可能降低存储器装置的可靠性。作为示例，随着第一电压窗δvw1减小，处于第一状态s1的所选择的存储器单元可以不导通，或者处于第二状态s2的所选择的存储器单元可以通过读电压v
read
而导通，从而导致数据的错误读。
57.为了确保处于第一状态s1的阈值电压与处于第二状态s2的阈值电压之间的电压窗并且改善存储器装置的可靠性，第一状态s1与第二状态s2之间的电压窗可以从第一电压窗δvw1增大至第二电压窗δvw2，如图6b中所示。说明性地，为了增大第一状态s1与第二状态s2之间的电压窗，可以每预定(或可替换地，期望)周期或者在任何需要的时刻执行刷新操作。作为示例，可以以仅导通存储器单元中的每一个中的开关元件的方式执行刷新操作，具有第一状态s1的存储器单元的阈值电压可以通过刷新操作而减小。
58.可替换地，在将所选择的存储器单元的状态设定为第一状态s1或第二状态s2的编程操作之后，后电压可以输入到所选择的存储器单元。在编程操作之后，存储器单元的阈值电压可以由于输入到所选择的存储器单元的后电压而增大，因此，电压窗可以增大。然而，当针对每个编程操作将后电压输入到所选择的存储器单元时，编程操作所需的时间和消耗功率会增大，从而会劣化存储器装置的性能。
59.作为示例，出于增大电压窗的目的，可以在将所选择的存储器单元的状态设定为第二状态s2的编程操作之后将后电压输入到所选择的存储器单元。可以在用于将所选择的存储器单元的状态设定为第二状态s2的编程电压的输入已经结束并且已经过去预定(或可替换地，期望)的等待时间之后输入后电压，并且后电压输入到所选择的存储器单元的时间可以长于输入编程电压的时间和等待时间。因此，当针对将所选择的存储器单元的状态设定为第二状态s2的每个编程操作将后电压输入到所选择的存储器单元时，编程操作的执行时间和所消耗的功率可能过度增加，这会导致存储器装置的性能劣化。
60.在示例实施例中，在刷新操作中，可以将存储器单元中的每一个的状态确定为第一状态s1或第二状态s2，可以将后电压选择性地输入到其状态被确定为第二状态s2的存储器单元。作为示例，刷新操作可以被定义为包括仅导通存储器单元中的每一个的开关元件的第一刷新操作以及将后电压输入到处于第二状态s2的存储器单元的第二刷新操作。由于具有第一状态s1的存储器单元的阈值电压在第一刷新操作中减小，并且具有第二状态s2的存储器单元的阈值电压在第二刷新操作中增大，因此可以充分地确保第一状态s1与第二状态s2之间的电压窗，以改善存储器装置的可靠性。换言之，在示例实施例中，在编程操作中未将后电压输入到选择的存储器单元的情况下，可以充分地确保处于第一状态s1的阈值电压与处于第二状态s2的阈值电压之间的电压窗。
61.图7和图8是为了示出根据示例实施例的存储器装置的操作而提供的图。
62.参照图7，根据示例实施例的存储器装置200可以包括单元区域210、位线充电电路220、位线选择电路230、字线选择电路240、字线充电电路250、感测放大器260等。位线充电电路220、位线选择电路230、字线选择电路240、字线充电电路250和/或感测放大器260可以包括在外围电路区域中。单元区域210可以包括存储器单元mc，存储器单元mc中的每一个可以包括开关元件sw和存储器元件me。存储器单元mc可以连接到位线bl1至bl4和字线wl1至
wl4。存储器单元mc、位线bl1至bl4和字线wl1至wl4的数量可以根据示例实施例进行不同地修改。
63.位线充电电路220可以通过位线选择电路230连接到位线bl1至bl4。位线选择电路230可以确定位线bl1至bl4中的所选择的位线和未选择的位线。在编程操作、读操作、刷新操作等中，不同的电压可以输入到所选择的位线和未选择的位线。输入到所选择的位线和未选择的位线的电压可以由位线充电电路220和位线选择电路230确定。
64.字线充电电路250和感测放大器260可以通过字线选择电路240连接到字线wl1至wl4。字线选择电路240可以确定字线wl1至wl4中的选择的字线和未选择的字线。在编程操作、读操作、刷新操作等中，输入到所选择的字线和未选择的字线的电压可以由字线充电电路250和字线选择电路240确定。
65.根据示例实施例的存储器装置200可以每预定(或可替换地，期望)周期执行刷新操作，或者外围电路区域可以响应于从外部存储器控制器接收到的刷新命令而执行刷新操作。执行刷新操作的周期可以根据时间、执行编程操作或读操作的次数等来确定，存储器控制器可以每预定义时间将刷新命令发送到存储器装置。在示例实施例中，随着执行读操作的次数积累或在编程操作之后过去了一段时间，可以减小处于设定状态的存储器单元的阈值电压与处于重置状态的存储器单元的阈值电压之间的电压窗。
66.在示例实施例中，外围电路区域可以在刷新操作中将第一刷新电压输入到存储器单元mc的至少一些刷新单元，第一刷新电压可以为使包括在存储器单元mc中的每一个中的开关元件sw导通的电压。在输入第一刷新电压的时间段期间，外围电路区域可以将存储器单元mc中的每一个的状态确定为第一状态或第二状态。作为示例，外围电路区域可以将被输入有第一刷新电压的存储器单元mc中的每一个确定为处于第一状态的第一刷新单元和处于第二状态的第二刷新单元中的一者。第一状态可以为存储器元件me具有相对小的电阻的设定状态，第二状态可以为存储器元件me具有相对大的电阻的重置状态。
67.外围电路区域可以将与第一刷新电压不同的第二刷新电压输入到处于第二状态的第二刷新单元。作为示例，第一刷新电压可以为能够执行读操作的电压，并且可以大于处于设定状态的第一刷新单元可以具有的最大阈值电压。在输入第一刷新电压期间，需要启用感测放大器260以将存储器单元mc中的每一个的状态确定为第一状态或第二状态，第一刷新电压可以因此被确定为这样的幅度，在该幅度下第一刷新单元导通并且第二刷新单元不导通。
68.第二刷新电压可以低于或等于处于重置状态的第二刷新单元可以具有的最小阈值电压。另外，在示例实施例中，第二刷新电压可以大于第一刷新电压。第二刷新电压可以大于第一刷新电压，以被输入到第二刷新单元来增大第二刷新单元的阈值电压。
69.接下来，参照图8，根据示例实施例的存储器装置300可以包括单元区域310、字线解码器320、位线解码器330、感测放大器340等。字线解码器320、位线解码器330和/或感测放大器340可以包括在外围电路区域中。
70.图8的示例实施例中仅示出了两条字线wl1和wl2以及四条位线bl1至bl4，但是字线和位线的数量可以被不同地修改。单元区域310可以包括连接到字线wl1至wl2和位线bl1至bl4的存储器单元mc1至mc8。
71.字线解码器320可以连接到字线wl1和wl2，针对刷新操作将字线wl1和wl2之一确
定为所选择的字线，并且将字线电压输入到所选择的字线。作为示例，字线电压可以为负电压。作为示例，用于输入字线电压的电路可以连接在第二开关元件gx与感测放大器340之间。
72.字线wl1和wl2中的每一个可以连接到包括在字线解码器320中的至少一个开关元件。作为示例，第一字线wl1可以通过第一开关元件lx1和第二开关元件gx连接到感测放大器340。第二字线wl2可以通过第一开关元件lx1和第二开关元件gx连接到感测放大器340。
73.在图8中所示的示例实施例中，第一字线wl1和第二字线wl2可以彼此共享一个第二开关元件gx和感测放大器340。因此，当在刷新操作中选择第一字线wl1时，可以不选择第二字线wl2。然而，根据示例实施例，第一字线wl1和第二字线wl2还可以连接到不同的第二开关元件gx和感测放大器340。在一些示例实施例中，可以同时选择第一字线wl1和第二字线wl2，并且可以执行刷新操作。
74.接下来，参照位线解码器330，位线bl1至bl4中的每一条可以连接到一对开关元件。将第一位线bl1作为示例描述，第一位线bl1可以连接到第一选择的开关元件lyp1和第一未选择的开关元件lyn1。当将第一位线bl1确定为选择的位线时，可以导通第一选择的开关元件lyp1，当将第一位线bl1确定为未选择的位线时，可以导通第一未选择的开关元件lyn1。作为示例，第一选择的开关元件lyp1可以为p沟道金属氧化物半导体(pmos)晶体管，第一未选择的开关元件lyn1可以为n沟道金属氧化物半导体(nmos)晶体管。第一选择的开关元件lyp1和第一未选择的开关元件lyn1可以共同接收通过其栅极端子输入的第一位线控制信号lbl1。
75.位线bl1至bl4可以彼此共享一个共同选择的开关元件gyp和共同未选择的开关元件gyn。共同选择的开关元件gyp可以为pmos晶体管，共同未选择的开关元件gyn可以为nmos晶体管。共同选择的开关元件gyp和共同未选择的开关元件gyn可以共同地接收通过其栅极端子输入的共同位线控制信号gbl。
76.感测放大器340可以包括操作放大器sa，其第一输入端子可以连接到字线wl1和wl2，并且其第二输入端子可以连接到参考电压v
ref
。感测放大器340可以输出对应于第一输入端子的电压与参考电压v
ref
之间的比较结果的输出电压v
out
。
77.在下文中将参照图9和图10描述存储器装置300的刷新操作。
78.图9和图10是为了示出根据示例实施例的存储器装置的操作而提供的图。
79.参照图9，存储器单元mc1至mc8中的每一个可以具有第一状态s1或第二状态s2。第一状态s1可以为存储器单元具有第一范围δv
r1
内的阈值电压的状态，第二状态s2可以为存储器单元具有大于第一范围δv
r1
的第二范围δv
r2
内的阈值的状态。电压窗δvw可以存在于第一范围δv
r1
与第二范围δv
r2
之间。
80.如上所述，在第一刷新电压在刷新操作中输入到存储器单元mc1至mc8的时间段期间，可以将存储器单元mc1至mc8的状态确定为第一状态s1或第二状态s2。可以将存储器单元mc1至mc8中的每一个确定为具有第一状态s1的第一刷新单元fc1或具有第二状态s2的第二刷新单元fc2。在图10中所示的示例实施例中，可以将第三存储器单元mc3、第五存储器单元mc5和第六存储器单元mc6确定为第二刷新单元fc2，并且可以将其余的存储器单元mc1、mc2、mc4、mc7和mc8确定为第一刷新单元fc1。
81.由于需要在输入第一刷新电压的时间段期间将存储器单元mc1至mc8中的每一个
的状态确定为第一状态s1或第二状态s2，因此，第一刷新电压可以大于第一范围δv
r1
内的最大阈值电压(v
th1,max
)。作为示例，在位线解码器330选择第一位线bl1并且字线解码器320选择第二字线wl2以使得输入第一刷新电压的时间段期间，可以启用感测放大器340。由于连接到第一位线bl1和第二字线wl2的第五存储器单元mc5具有第二状态s2，因此通过第二字线wl2输入到感测放大器340的电压可以大于参考电压v
ref
。
82.与第五存储器单元mc5一样，第二刷新电压可以输入到具有第二状态s2的第二刷新单元fc2。第二刷新电压可以高于或等于第一刷新电压，并且可以小于第二范围δv
r2
内的最小阈值电压v
th2,min
。作为第二刷新单元fc2可以具有的阈值电压范围的第二范围δv
r2
可以由于第二刷新电压而增大。因此，第一范围δv
r1
与第二范围δv
r2
之间的电压窗δvw可以增大，并且可以改善存储器装置300的可靠性。
83.通过接收第一刷新电压并且启用感测放大器340，第二刷新电压可以不输入到被确定为第一刷新单元fc1的存储器单元。当输入第二刷新电压时，存储器单元mc1至mc8的阈值电压可以增大，当第二刷新电压输入到第一刷新单元fc1时，电压窗δvw反而会减小。因此，在示例实施例中，可以在输入第一刷新电压时间段期间确定存储器单元mc1至mc8的状态，并且可以仅将第二刷新电压输入到具有第二状态s2的第二刷新单元fc2以额外确保电压窗δvw。
84.图11是为了示出根据示例实施例的存储器装置的操作而提供的流程图。
85.参照图11，根据示例实施例的存储器装置的操作可以开始于接收刷新命令(s10)。作为示例，存储器装置可以从外部存储器控制器接收刷新命令。然而，根据示例实施例，即使当未接收到刷新命令时，也可以执行刷新操作。
86.当接收到刷新命令时，存储器装置的外围电路区域可以将第一刷新电压输入到作为单元区域的存储器单元中的至少一些的刷新单元(s11)，并且确定刷新单元中的每一个的状态(s12)。将第一刷新电压输入到刷新单元并且确定刷新单元中的每一个的状态的操作可以被定义为第一刷新操作。
87.外围电路区域可以确定在第一刷新操作中是否存在处于重置状态的刷新单元(s13)。作为示例，外围电路区域可以通过启用包括在读/写电路中的感测放大器将接收第一刷新电压的刷新单元中的每一个的状态确定为设定状态和重置状态之一。
88.第二刷新电压可以输入到在s13中被确定处于重置状态的刷新单元(s14)。外围电路区域将第二刷新电压输入到被确定处于重置状态的刷新单元的操作可以被定义为第二刷新操作。换言之，在根据示例实施例的存储器装置中，可以针对刷新单元顺序地执行第一刷新操作和第二刷新操作。由于仅针对在第一刷新操作中被确定处于重置状态的刷新单元执行第二刷新操作，因此，接收第一刷新电压的刷新单元的数量可以多于接收第二刷新电压的刷新单元的数量。
89.图12至图13b是为了示出根据示例实施例的存储器装置的操作而提供的图。
90.如上所述，根据示例实施例的存储器装置可以包括单元区域和外围电路区域，单元区域可以包括多个存储器单元。多个存储器单元可以通过多条字线和多条位线连接到外围电路区域。外围电路区域可以通过调整多个存储器单元中的每一个的电阻以改变多个存储器单元中的每一个的阈值电压来记录数据。作为示例，通过写数据的编程操作，多个存储器单元中的每一个可以具有其阈值电压低于或等于第一阈值电压的设定状态，或者可以具
有其阈值电压高于或等于与第一阈值电压不同的第二阈值电压的重置状态。作为示例，第二阈值电压可以高于第一阈值电压。
91.参照图12，外围电路区域可以顺序地执行第一操作和第二操作。第一操作可以为使用能够导通开关元件的刷新电压v
rsh
将包括在存储器单元的至少一些刷新单元中的每一个中的开关元件的阈值电压初始化的刷新操作。另一方面，第二操作可以为将后电压v
post
输入到刷新单元的至少一些目标存储器单元的操作。目标存储器单元可以为刷新单元之中的具有重置状态的单元。
92.作为示例，第一操作可以在刷新操作时间t
rsh
内执行，并且第二操作可以在后操作时间t
post
内执行。在第一操作中输入到刷新单元的刷新电压v
rsh
可以高于第一阈值电压且小于第二阈值电压。在第二操作中输入到目标存储器单元的后电压v
post
可以小于第二阈值电压。根据示例实施例，后操作时间t
post
可以被设定为长于刷新操作时间t
rsh
，使得具有重置状态的目标存储器单元的阈值电压可以通过后电压v
post
充分地增大。
93.作为示例，后电压v
post
的幅度可以根据具有设定状态的存储器单元和具有重置状态的存储器单元的阈值电压分布而改变。例如，当具有设定状态的存储器单元的阈值电压分布的一部分与具有重置状态的存储器单元的阈值电压分布的一部分叠置时，后电压v
post
可以等于刷新电压v
rsh
或者可以比刷新电压v
rsh
大第一电压差。另一方面，当具有设定状态的存储器单元的阈值电压分布不与具有重置状态的存储器单元的阈值电压分布叠置时，后电压v
post
可以比刷新电压v
rsh
大第二电压差，第二电压差大于第一电压差。
94.图13a是示出连接到刷新单元中的每一个的位线bl和字线wl在第一操作期间的电压的图，图13b是示出连接到目标存储器单元中的每一个的位线bl和字线wl在第二操作期间的电压的图。
95.首先，参照图13a，外围电路区域中的字线解码器可以对连接到刷新单元的字线预充电以便于执行第一操作。作为示例，可以用作为负电压的第一电压v1对字线预充电，字线电压v
wl
可以由于预充电而增大至第一电压v1。当字线电压v
wl
增大至第一电压v1时，字线解码器可以使字线浮置。
96.当完成对字线的预充电时，位线解码器可以对连接到刷新单元的位线预充电。作为示例，位线解码器可以用作为正电压的第二电压v2对位线预充电，位线电压v
bl
可以增大至第二电压v2，如图13a中所示。在示例实施例中，第一电压v1和第二电压v2可以具有相同的幅度。
97.在图13a中所示的示例实施例中，可以将在第一操作期间输入到刷新单元的刷新电压v
rsh
确定为位线电压v
bl
与字线电压v
wl
之间的差。可以导通包括在刷新单元中的开关元件，并且可以通过刷新电压v
rsh
初始化开关元件的阈值电压。当初始化开关元件的阈值电压时，可以增大刷新单元的阈值电压。另外，连接到刷新单元的感测放大器可以在第一时间点t1之后通过使能信号en来操作。感测放大器可以将在第一时间点t1或者在第一时间点t1之后的字线电压v
wl
与参考电压v
ref
进行比较。
98.刷新单元可以具有阈值电压低于或等于第一阈值电压的设定状态set或者阈值电压高于或等于与第一阈值电压不同的第二阈值电压的重置状态rst。如图13a中所示，当刷新单元处于设定状态时，字线电压v
wl
可以大于参考电压v
ref
，当刷新单元处于重置状态时，字线电压v
wl
可以小于参考电压v
ref
。
99.如参照图12描述的，当在第一操作中确定刷新单元处于重置状态rst时，外围电路区域可以将刷新单元确定为目标存储器单元并且额外地执行第二操作。参照图13b，在第二操作中，可以用第三电压v3对字线电压v
wl
预充电，并且可以用第四电压v4对位线电压v
bl
预充电。作为示例，第四电压v4的幅度可以高于或等于第三电压v3的幅度。
100.因此，由第三电压v3与第四电压v4之间的差确定的后电压v
post
可以在第二操作期间输入到重置状态rst下的目标存储器单元。根据示例实施例，后电压v
post
可以大于刷新电压v
rsh
。
101.外围电路区域可以通过将后电压v
post
输入到目标存储器单元来增大阈值电压。通过在第一操作中经由刷新单元中的每一个的开关元件的初始化减小阈值电压以及仅对具有重置状态rst的目标存储器单元选择性地执行第二操作，可以改善存储器单元的阈值电压分布，并且可以改善存储器装置的可靠性。
102.另外，在示例实施例中，在刷新操作中仅将后电压v
post
选择性地输入到具有重置状态rst的目标存储器单元以增大阈值电压。因此，在诸如编程操作的另一控制操作中不需要输入后电压v
post
。因此，可以减少诸如编程操作的另一控制操作所需要的消耗功率、时间等。在示例实施例中，后电压v
post
的幅度可以小于输入到意图在编程操作中编程的编程存储器单元的编程电压。
103.图14是为了示出根据示例实施例的存储器装置的操作而提供的流程图。
104.参照图14，根据示例实施例的存储器装置的操作可以开始于接收刷新命令(s20)。作为示例，存储器装置可以从外部存储器控制器接收刷新命令。然而，根据示例实施例，即使当未接收到刷新命令时，也可以执行刷新操作。
105.当接收到刷新命令时，存储器装置的外围电路区域可以将预刷新电压输入到作为单元区域的存储器单元中的至少一些的刷新单元(s21)。在输入预刷新电压之后，外围电路区域可以将第一刷新电压输入到刷新单元(s22)，并且确定刷新单元中的每一个的状态(s23)。在示例实施例中，预刷新电压的幅度可以高于或等于第一刷新电压的幅度，输入预刷新电压的时间可以短于输入第一刷新电压的时间。将第一刷新电压输入到刷新单元并且确定刷新单元中的每一个的状态的操作可以被定义为第一刷新操作。
106.外围电路区域可以确定在第一刷新操作中是否存在处于重置状态的刷新单元(s24)。作为示例，外围电路区域可以通过启用连接到刷新单元的感测放大器来将刷新单元中的每一个的状态确定为设定状态和重置状态之一。
107.第二刷新电压可以输入到在s24中确定处于重置状态的刷新单元(s25)。外围电路区域将第二刷新电压输入到确定处于重置状态的刷新单元的操作可以被定义为第二刷新操作。换言之，根据示例实施例的存储器装置的外围电路区域可以将预刷新电压和第一刷新电压顺序地输入到刷新单元，并且将预刷新电压、第一刷新电压和第二刷新电压顺序地输入到一些刷新单元。
108.图15至图16c是为了示出根据示例实施例的存储器装置的操作而提供的图。
109.参照图15，在根据示例实施例的存储器装置中，外围电路区域可以在包括在刷新操作中的第一操作和第二操作之前额外地执行预刷新操作。执行预刷新操作的预刷新操作时间t
pre
可以短于执行第一操作的刷新操作时间t
rsh
和执行第二操作的后操作时间t
post
。
110.作为示例，预刷新电压v
pre
可以大于刷新电压v
rsh
，并且可以导通开关元件以补偿
由于开关元件的漂移等而产生的阈值电压的增大。可以根据存储器单元的阈值电压分布确定预刷新电压v
pre
的幅度。例如，当具有设定状态的存储器单元的阈值电压分布的一部分与具有重置状态的存储器单元的阈值电压分布的一部分叠置时，预刷新电压v
pre
可以与刷新电压v
rsh
具有相同或基本相同的幅度。另一方面，当具有设定状态的存储器单元的阈值电压分布不与具有重置状态的存储器单元的阈值电压分布叠置时，预刷新电压v
pre
可以大于刷新电压v
rsh
。可以以与以上参照图12描述的方式相似的方式来确定后电压v
post
的幅度。
111.图16a是示出连接到刷新单元中的每一个的位线bl和字线wl在预刷新操作期间的电压的图。图16b是示出连接到刷新单元中的每一个的位线bl和字线wl在第一操作期间的电压的图，图16c是示出连接到目标存储器单元中的每一个的位线bl和字线wl在第二操作期间的电压的图。
112.参照图16a，外围电路区域的字线解码器可以对连接到刷新单元的字线和位线中的每一个预充电以便于输入预刷新电压v
pre
。作为示例，可以用第一预电压v
pre1
对字线预充电，并且可以用第二预电压v
pre2
对位线预充电。当完成预充电时，可以通过预刷新电压v
pre
导通包括在刷新单元中的开关元件。作为示例，预刷新电压v
pre
可以再次减小由于刷新单元的开关元件中的漂移现象而增大的阈值电压。
113.接下来，参照图16b，外围电路区域的字线解码器和位线解码器可以对连接到刷新单元的字线和位线中的每一个预充电。作为示例，可以用作为负电压的第一电压v1对字线预充电，字线电压v
wl
可以由于预充电而增大至第一电压v1。当字线电压v
wl
增大至第一电压v1时，字线解码器可以使字线浮置。
114.当位线解码器对位线预充电时，字线电压v
wl
可以增大。在一些示例实施例中，字线电压v
wl
的增大宽度可以根据刷新单元的阈值电压而改变。当刷新单元处于具有低阈值电压的设定状态set时，字线电压v
wl
可以相对大地增大，当刷新单元处于具有高阈值电压的重置状态rst时，字线电压v
wl
可以相对小地增大。连接到刷新单元的感测放大器可以在第一时间点t1之后通过使能信号en来操作。感测放大器可以将第一时间点t1时或第一时间点t1之后的字线电压v
wl
与参考电压v
ref
进行比较。
115.当在第一操作中刷新单元被确定处于重置状态rst时，外围电路区域可以将刷新单元确定为目标存储器单元，并且额外地执行第二操作。参照图16c，在第二操作中，可以用第三电压v3对字线电压v
wl
预充电，并且可以用第四电压v4对位线电压v
bl
预充电。因此，可以在第二操作期间将由第三电压v3与第四电压v4之间的差确定的后电压v
post
输入到处于重置状态rst的目标存储器单元。根据示例实施例，后电压v
post
可以大于刷新电压v
rsh
。
116.外围电路区域可以通过将后电压v
post
输入到目标存储器单元来增大阈值电压。通过在第一操作中经由使刷新单元中的每一个的开关元件导通而去除由刷新单元中的每一个的开关元件的漂移现象导致的影响来减小阈值电压、以及在第二操作中增大处于重置状态rst的刷新单元的阈值电压，可以改善存储器单元的阈值电压分布，并且可以改善存储器装置的可靠性。
117.图17是示出包括根据示例实施例的存储器装置的系统的示意性框图。
118.图17是示出应用根据示例实施例的存储装置的系统的图。图17中所示的系统1000可以为诸如移动电话、智能电话、平板个人计算机(pc)、可穿戴装置、医疗保健装置或物联网(iot)装置的移动系统。然而，图17中所示的系统1000不必局限于移动系统，并且可以为
个人计算机、膝上型计算机、服务器、多媒体播放器、诸如导航装置的汽车装置等。
119.参照图17，系统1000可以包括主处理器1100、存储器1200a和1200b以及/或者存储装置1300a和1300b，并且还可以包括图像俘获装置1410、用户输入装置1420、传感器1430、通信装置1440、显示器1450、扬声器1460、供电装置1470和/或连接接口1480中的一个或多个。
120.主处理器1100可以控制系统1000的一般操作，例如，构成系统1000的其它部件的操作。主处理器1100可以实施为通用处理器、专用处理器、应用处理器等。
121.主处理器1100可以包括一个或多个中央处理单元(cpu)核心1110，并且还可以包括用于控制存储器1200a和1200b以及/或者存储装置1300a和1300b的控制器1120。根据示例实施例，主处理器1100还可以包括加速器块1130，其为用于诸如人工智能(ai)数据操作的高速数据操作的专用电路。这样的加速器块1130可以包括图形处理单元(gpu)、神经处理单元(npu)、数据处理单元(dpu)等，并且还可以实施为物理独立于主处理器1100的其它部件的单独的芯片。
122.存储器1200a和1200b可以用作系统1000的主存储器元件，并且可以包括诸如静态随机存取存储器(sram)和/或动态随机存取存储器(dram)的易失性存储器，但是可以包括诸如闪存、相变随机存取存储器(pram)和/或电阻随机存取存储器(rram)的非易失性存储器。存储器1200a和1200b还可以与主处理器1100在同一封装件中实施。
123.存储装置1300a和1300b可以用作不管是否向其供电都存储数据的非易失性存储装置，并且可以具有相对大于存储器1200a和1200b的存储容量的存储容量。存储装置1300a和1300b可以分别包括存储控制器1310a和1310b以及在存储控制器1310a和1310b的控制下存储数据的非易失性存储器(nvm)1320a和1320b。非易失性存储器1320a和1320b可以包括2维(2d)结构或3维(3d)结构的竖直nand(v-nand)闪存，但是还可以包括其他类型的非易失性存储器(诸如pram和/或rram)。
124.存储装置1300a和1300b可以以与主处理器1100物理分离的状态包括在系统1000中，或者可以与主处理器1100在同一封装件中实施。另外，存储装置1300a和1300b可以具有诸如固态装置(ssd)或存储器卡的形式，以通过诸如随后将描述的连接接口1480的接口可拆卸地耦接到系统1000的其它部件。这样的存储装置1300a和1300b可以为应用诸如通用闪存(ufs)、嵌入式多媒体卡(emmc)或非易失性存储器高速(nvme)的标准协议的装置，但是不必局限于此。
125.在示例实施例中，存储器1200a和1200b以及存储装置1300a和1300b中的至少一个可以实施为根据示例实施例的存储器装置。作为示例，存储器1200a和1200b以及存储装置1300a和1300b中的至少一个可以每预定(或可替换地，期望)周期或响应于从主处理器1100发送的刷新命令来执行根据示例实施例的刷新操作。在仅导通包括在存储器单元中的每一个中的开关元件的第一刷新操作中，开关元件的阈值电压可以被初始化以减小具有设定状态的存储器单元的阈值电压。另外，可以在第一刷新操作期间确定存储器单元之中的具有重置状态的存储器单元，可以仅对处于重置状态的存储器单元选择性地执行第二刷新操作。可以通过第二刷新操作增大处于重置状态的存储器单元的阈值电压，并且可以通过增大存储器单元的电压裕度来增大存储器1200a和1200b和/或存储装置1300a和1300b的操作性能、可靠性等。
126.图像俘获装置1410可以俘获静止图像或移动图像，并且可以为相机、便携式摄像机、网络摄像机等。
127.用户输入装置1420可以从系统1000的用户接收各种类型的数据输入，并且可以为触摸板、小键盘、键盘、鼠标、麦克风等。
128.传感器1430可以感测可以从系统1000的外部获得的各种类型的物理量，并且将感测到的物理量转换为电信号。这样的传感器1430可以为温度传感器、压力传感器、照度传感器、位置传感器、加速度传感器、生物传感器、陀螺仪等。
129.通信装置1440可以根据各种通信协议将信号发送到系统1000外部的其它装置并且从系统1000外部的其它装置接收信号。这样的通信装置1440可以实施为包括天线、收发器、调制解调器等。
130.显示器1450和扬声器1460可以用作分别向系统1000的用户输出视觉信息和听觉信息的输出装置。
131.供电装置1470可以适当地转换从嵌入在系统1000中的电池(未示出)和/或外部电源供应的电力，并且将转换后的电力供应到系统1000的各个部件。
132.连接接口1480可以提供系统1000与连接到系统1000的外部装置之间的连接，以能够将数据发送到系统1000并且从系统1000接收数据。连接接口1480可以以各种接口方式(诸如高级技术附件(ata)、串行ata(sata)、外部sata(e-sata)、小型计算机小型接口(scsi)、串行连接scsi(sas)、外围部件互连(pci)、pci高速(pcie)、nvm高速(nvme)、电气和电子工程师协会(ieee)1394、通用串行总线(usb)、安全数字(sd)卡、多媒体卡(mmc)、嵌入式多媒体卡(emmc)、通用闪存(ufs)、嵌入式ufs(eufs)和紧凑型闪存(cf)卡接口)来实施。
133.根据示例实施例，在刷新操作期间，存储器装置可以读取存储器单元的阈值电压，并且额外地将刷新电压选择性地输入到存储器单元中的至少一些。因此，可以改善阈值电压分布，使得可以改善存储器装置的可靠性和/或性能。另外，可以省略在编程操作之后的出于改善阈值电压分布的目的执行的后编程操作，使得可以改善存储器装置的操作速度，并且/或者可以减小存储器装置的消耗的功率。
134.以上公开的元件中的一个或多个可以包括一个或多个处理电路(诸如包括逻辑电路的硬件；诸如处理器执行软件的硬件/软件组合；或者它们的组合)，或者以一个或多个处理电路实施。例如，处理电路更具体地可以包括但不限于中央处理单元(cpu)、算术逻辑单元(alu)、数字信号处理器、微型计算机、现场可编程门阵列(fpga)、片上系统(soc)、可编程逻辑单元、微处理器、专用集成电路(asic)等。
135.本发明构思不受示例实施例和附图限制，并且不受权利要求限定。因此，在不脱离权利要求书中公开的本发明构思的精神和范围的情况下，本领域技术人员可以做出各种替换、修改和变更。这些替换、修改和变更将落入本发明构思的范围内。