用于多个读取操作的存储器装置的制作方法

用于多个读取操作的存储器装置
1.相关申请
2.本技术要求2020年12月16日提交的第63/126,001号美国临时申请的权益，所述美国临时申请特此以全文引用的方式并入本文。
技术领域
3.本公开大体上涉及存储器，且确切地说，在一或多个实施例中，本公开涉及存储器装置中的多个读取操作。


背景技术：

4.存储器(例如，存储器装置)通常在计算机或其它电子装置中提供为内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(ram)、只读存储器(rom)、动态随机存取存储器(dram)、同步动态随机存取存储器(sdram)和快闪存储器。
5.快闪存储器已发展成用于广泛范围的电子应用的受欢迎的非易失性存储器源。快闪存储器通常使用允许高存储器密度、高可靠性和低功耗的单晶体管存储器单元。通过对电荷存储结构(例如，浮动栅极或电荷陷阱)或其它物理现象(例如，相变或偏振)进行编程(其通常称作写入)，存储器单元的阈值电压(vt)的改变确定每一存储器单元的数据状态(例如，数据值)。快闪存储器和其它非易失性存储器的常见用途包含个人计算机、个人数字助理(pda)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、车辆、无线装置、移动电话和可拆卸式存储器模块，且非易失性存储器的用途在持续扩展。
6.nand快闪存储器是常用类型的快闪存储器装置，如此称谓的原因在于布置基本存储器单元配置的逻辑形式。通常，用于nand快闪存储器的存储器单元阵列布置成使得阵列的一行的每一存储器单元的控制栅极连接在一起以形成存取线，如字线。阵列的列包含在一对选择栅极之间，例如在源极选择晶体管与漏极选择晶体管之间串联连接在一起的存储器单元串(通常称为nand串)。每一源极选择晶体管可连接到源极，而每一漏极选择晶体管可连接到数据线，如列位线。使用存储器单元串与源极之间和/或存储器单元串与数据线之间的一个以上选择栅极的变型是已知的。
7.在对存储器进行编程中，存储器单元可大体编程为通常称为单层级单元(slc)或多层级单元(mlc)的存储器单元。slc可使用单个存储器单元来表示一个数字(例如，一位)数据。举例来说，在slc中，2.5v的vt可指示编程的存储器单元(例如，表示逻辑0)，而-0.5v的vt可指示擦除的单元(例如，表示逻辑1)。作为一实例，slc中的擦除状态可由小于或等于0v的任何阈值电压表示，而编程的数据状态可由大于0v的任何阈值电压表示。
8.mlc使用超过两个vt范围，其中每一vt范围指示不同数据状态。如通常已知，如死区(dead space)的裕量(例如，一定数目伏)可分隔邻近vt范围，例如，以促进数据状态之间的区分。多层级单元可通过将位模式指派到特定vt范围来利用传统非易失性存储器单元的模拟性质。虽然mlc通常使用存储器单元来表示二进制数个数据状态(例如，4、8、16
…
)中的一个数据状态，但操作为mlc的存储器单元可用于表示非二进制数个数据状态。举例来说，
其中mlc使用三个vt范围，两个存储器单元可用于共同地表示八个数据状态中的一个。
9.在对mlc存储器进行编程中，通常使用超过一个遍次来编程数据值，例如，在每一遍次中编程一或多个数字。举例来说，在四层级mlc(通常简单地称为mlc)中，可在第一遍次中将通常称作下部页(lp)数据的例如最低有效位(lsb)的第一数字编程到存储器单元，由此产生两个(例如，第一和第二)阈值电压范围。随后，可在第二遍次中将通常称作上部页(up)数据的例如最高有效位(msb)的第二数字编程到存储器单元，通常将在第一阈值电压范围中的那些存储器单元的某一部分移动到第三阈值电压范围中，且将在第二阈值电压范围中的那些存储器单元的某一部分移动到第四阈值电压范围中。类似地，八层级mlc(通常称作tlc)可表示包含以下的三个位的位模式：第一数字，例如，最低有效位(lsb)或下部页(lp)数据；第二数字，例如，上部页(up)数据；和第三数字，例如，最高有效位(msb)或额外页(xp)数据。在对tlc进行操作中，可在第一遍次中将lp数据编程到存储器单元，从而产生两个阈值电压范围，继而在第二遍次中将up数据和xp数据编程到存储器单元，从而产生八个阈值电压范围。类似地，十六层级mlc(通常称作qlc)可表示四个位的位模式，且32层级mlc(通常称作plc)可表示五个位的位模式。
10.当从存储器装置读取数据时，存在增加总读取时间的读取开销(例如，序言、读取初始化、读取恢复)。每当存取存储器装置以读取单页数据时，这些读取开销可重复。


技术实现要素：

11.本公开的一方面提供一种存储器装置，其包括：存储器单元阵列，其包括多个串联连接的存储器单元串；多个存取线，多个存取线中的每一存取线连接到多个串联连接的存储器单元串中的每一串联连接的存储器单元串的相应存储器单元的控制栅极；和控制逻辑，其配置成：打开存储器单元阵列以用于多个读取操作；从耦合到多个存取线中的所选存取线的相应存储器单元读取第一页数据；从耦合到所选存取线的相应存储器单元读取第二页数据；且在读取第一页数据和第二页数据之后关闭存储器单元阵列。
12.本公开的另一方面提供一种存储器装置，其包括：存储器单元阵列，其包括多个串联连接的存储器单元串；多个存取线，多个存取线中的每一存取线连接到多个串联连接的存储器单元串中的每一串联连接的存储器单元串的相应存储器单元的控制栅极；页缓冲器，其连接到存储器单元阵列；和控制逻辑，其配置成：打开存储器单元阵列以用于多个读取操作；从耦合到多个存取线中的所选存取线的相应存储器单元读取第一页数据以将第一页数据锁存在页缓冲器中；将锁存的第一页数据从页缓冲器传递出去；从耦合到所选存取线的相应存储器单元读取第二页数据以将第二页数据锁存在页缓冲器中；将锁存的第二页数据从页缓冲器传递出去；和关闭存储器单元阵列。
13.本公开的另一方面提供一种存储器装置，其包括：存储器单元阵列，其包括多个串联连接的存储器单元串；多个存取线，多个存取线中的每一存取线连接到多个串联连接的存储器单元串中的每一串联连接的存储器单元串的相应存储器单元的控制栅极；多个数据线，多个数据线中的每一数据线经由多个选择栅极中的相应选择栅极连接到多个串联连接的存储器单元串中的串联连接的存储器单元串的相应子集；多个选择线，多个选择线中的每一选择线连接到多个选择栅极中的相应选择栅极的控制栅极以用于所述多个选择栅极的相应子集；和控制逻辑，其配置成：打开存储器单元阵列以用于多个读取操作；将多个选
择线中的第一选择线偏压以经由多个选择栅极中的相应选择栅极将多个数据线中的每一数据线连接到多个串联连接的存储器单元串中的相应第一串联连接的存储器单元串；从耦合到用于相应第一串联连接的存储器单元串的多个存取线中的第一所选存取线的相应存储器单元读取第一页数据；且在读取第一页数据之后，从耦合到用于相应第一串联连接的存储器单元串的第一所选存取线的相应存储器单元读取第二页数据而不关闭存储器单元阵列。
附图说明
14.图1是根据一实施例的与作为电子系统的部分的处理器通信的存储器的简化框图。
15.图2a到2c是可用于参考图1所描述的类型的存储器中的存储器单元阵列的部分的示意图。
16.图3a和3b是可用于参考图1所描述的类型的存储器中的页缓冲器的部分的简化框图。
17.图4描绘用于操作与各种实施例一起使用的存储器的方法的时序图。
18.图5描绘用于操作与各种实施例一起使用的存储器的另一方法的时序图。
19.图6描绘用于操作与各种实施例一起使用的存储器的另一方法的时序图。
20.图7描绘用于操作与各种实施例一起使用的存储器的另一方法的时序图。
21.图8描绘用于操作与各种实施例一起使用的存储器的另一方法的时序图。
22.图9是根据一实施例的操作存储器的方法的流程图。
23.图10是根据另一实施例的操作存储器的方法的流程图。
24.图11a到11d是根据另一实施例的操作存储器的方法的流程图。
具体实施方式
25.在以下详细描述中，参考附图，所述附图形成本发明的一部分，且其中借助于说明展示具体实施例。在图式中，在若干视图中相同的参考标号始终描述大体上类似的组件。在不脱离本公开的范围的情况下，可利用其它实施例，且可做出结构、逻辑和电性改变。因此，以下详细描述不应被视为具有限制意义。
26.举例来说，本文中所使用的术语“半导体”可指一层材料、晶片或衬底，且包含任何基底半导体结构。“半导体”应理解为包含蓝宝石上硅(sos)技术、绝缘体上硅(soi)技术、薄膜晶体管(tft)技术、掺杂和未掺杂半导体、由基底半导体结构支撑的外延硅层以及本领域的技术人员熟知的其它半导体结构。此外，当在以下描述中参考半导体时，可能已利用先前工艺步骤在基底半导体结构中形成区/结，且术语半导体可包含含有这类区/结的下伏层。
27.除非另外从上下文显而易见，否则如本文中所使用的术语术语“导电(conductive)”以及其各种相关形式(例如传导(conduct)、以导电方式(conductively)、传导(conducting)、传导(conduction)、导电性(conductivity)等)指代电学上的导电。类似地，除非另外从上下文显而易见，否则如本文中所使用的术语连接(connecting)以及其各种相关形式(例如连接(connect)、连接的(connected)、连接(connection)等)是指电性连接。
28.在本文中认识到，即使在值可能预期相等的情况下，工业加工和操作的可变性和精确度仍可能会引起与其预期值的差异。这些可变性和精确度将通常取决于在集成电路装置的制造和操作中使用的技术。因此，如果值预期相等，那么认为那些值相等而不考虑其所得值。
29.图1是根据一实施例的呈存储器(例如，存储器装置)100形式的第一设备与呈处理器130形式的第二设备作为呈电子系统形式的第三设备的一部分进行通信的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(pda)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、车辆、无线装置、移动电话和类似物。处理器130(例如，存储器装置100外部的控制器)可能是存储器控制器或其它外部主机装置。
30.存储器装置100包含可逻辑上布置成行和列的存储器单元阵列104。逻辑行的存储器单元通常连接到同一存取线(统称为字线)，而逻辑列的存储器单元通常选择性地连接到同一数据线(统称为位线)。单个存取线可能与存储器单元的超过一个逻辑行相关联，且单个数据线可能与超过一个逻辑列相关联。存储器单元阵列104的至少一部分的存储器单元(图1中未展示)能够经编程为至少两个目标数据状态中的一个。
31.提供行解码电路108和列解码电路110以解码地址信号。接收地址信号并对其进行解码以存取存储器单元阵列104。存储器装置100还包含输入/输出(i/o)控制电路112以管理命令、地址和数据到存储器装置100的输入以及数据和状态信息从存储器装置100的输出。地址寄存器114与i/o控制电路112和行解码电路108和列解码电路110通信以在解码之前锁存地址信号。命令寄存器124与i/o控制电路112和控制逻辑116通信以锁存传入命令。
32.控制器(例如，在存储器装置100内部的控制逻辑116)响应于所述命令而控制对存储器单元阵列104的存取，且可产生外部处理器130的状态信息，即，控制逻辑116配置成对存储器单元阵列104执行存取操作(例如，感测操作[其可包含读取操作和验证操作]、编程操作和/或擦除操作)。控制逻辑116与行解码电路108和列解码电路110通信以响应于地址而控制行解码电路108和列解码电路110。控制逻辑116可包含指令寄存器128，其可表示用于存储计算机可读指令的计算机可用存储器。对于一些实施例，指令寄存器128可表示固件。替代地，指令寄存器128可表示存储器单元阵列104的存储器单元的分组，例如预留的存储器单元块。
[0033]
控制逻辑116也可与高速缓存寄存器118通信。高速缓存寄存器118锁存如由控制逻辑116引导的传入或传出数据以暂时存储数据，而存储器单元阵列104忙于分别写入或读取其它数据。在编程操作(例如，写入操作)期间，数据可从高速缓存寄存器118传送到数据寄存器120以用于传递到存储器单元阵列104；随后可从i/o控制电路112将新数据锁存于高速缓存寄存器118中。在读取操作期间，可将数据从高速缓存寄存器118传送到i/o控制电路112以输出到外部处理器130；随后可将新数据从数据寄存器120传送到高速缓存寄存器118。高速缓存寄存器118和/或数据寄存器120可形成存储器装置100的页缓冲器(例如，可形成其一部分)。页缓冲器可进一步包含感测装置(图1中未展示)以例如通过感测连接到存储器单元的数据线的状态来感测存储器单元阵列104的存储器单元的数据状态。状态寄存器122可与i/o控制电路112和控制逻辑116通信以锁存状态信息以用于输出到处理器130。
[0034]
存储器装置100在控制逻辑116处经由控制链路132从处理器130接收控制信号。控制信号可包含芯片启用ce#、命令锁存启用cle、地址锁存启用ale、写入启用we#、读取启用
re#和写入保护wp#。取决于存储器装置100的性质，可进一步经由控制链路132接收额外或替代的控制信号(未展示)。存储器装置100经由多路复用的输入/输出(i/o)总线134从处理器130接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其表示数据)且经由i/o总线134将数据输出到处理器130。
[0035]
举例来说，可在i/o控制电路112处经由i/o总线134的输入/输出(i/o)引脚[7:0]接收命令，且随后可将所述命令写入到命令寄存器124中。可在i/o控制电路112处经由i/o总线134的输入/输出(i/o)引脚[7:0]接收地址，且随后可将所述地址写入到地址寄存器114中。可在i/o控制电路112处经由用于8位装置的输入/输出(i/o)引脚[7:0]或用于16位装置的输入/输出(i/o)引脚[15:0]接收数据，且随后将所述数据写入到高速缓存寄存器118中。可随后将数据写入到数据寄存器120中以用于编程存储器单元阵列104。对于另一实施例，可省略高速缓存寄存器118，且可将数据直接写入到数据寄存器120中。还可经由用于8位装置的输入/输出(i/o)引脚[7:0]或用于16位装置的输入/输出(i/o)引脚[15:0]输出数据。虽然可参考i/o引脚，但它们可包含通过外部装置(例如，处理器130)实现到存储器装置100的电连接的任何导电节点，如常用的导电衬垫或导电凸块。
[0036]
本领域的技术人员应了解，可提供额外的电路和信号，且已简化图1的存储器装置100。应认识到，参考图1所描述的各种块组件的功能性可不必与集成电路装置的不同组件或组件部分分离。举例来说，集成电路装置的单个组件或组件部分可适于执行图1的超过一个块组件的功能性。替代地，可组合集成电路装置的一或多个组件或组件部分以执行图1的单个块组件的功能性。
[0037]
另外，虽然根据各种信号的接收和输出的一般惯例来描述具体i/o引脚，但应注意，可在各种实施例中使用i/o引脚的其它组合或其它数目个i/o引脚(或其它i/o节点结构)。
[0038]
图2a是如可例如作为存储器单元阵列104的一部分在参考图1描述的类型的存储器中使用的如nand存储器阵列的存储器单元阵列200a的一部分的示意图。存储器阵列200a包含存取线(例如，字线)2020到202n和数据线(例如，位线)2040到204m。存取线202可以多对一关系连接到图2a中未展示的全局存取线(例如，全局字线)。对于一些实施例，存储器阵列200a可形成于半导体上方，所述半导体例如可导电掺杂成具有如p型导电性的导电类型以例如形成p阱，或具有n型导电性以例如形成n阱。
[0039]
存储器阵列200a可布置成行(各自对应于存取线202)和列(各自对应于数据线204)。每一列可包含串联连接的存储器单元(例如，非易失性存储器单元)串，如nand串2060到206m中的一个。每一nand串206可连接(例如，选择性地连接)到共同源极(src)216且可包含存储器单元2080到208n。存储器单元208可表示用于存储数据的非易失性存储器单元。存储器单元2080到208n可包含旨在用于存储数据的存储器单元，且可进一步包含不旨在用于存储数据的其它存储器单元，例如虚设存储器单元。虚设存储器单元通常不可由存储器的用户存取，且通常替代地并入到串联连接的存储器单元串中以获得众所周知的操作优点。
[0040]
每一nand串206的存储器单元208可串联连接在如选择栅极2100到210m中的一个(例如，其可以是统称为选择栅极源极的源极选择晶体管)的选择栅极210(例如，场效应晶体管)与如选择栅极2120到212m中的一个(例如，其可以是统称为选择栅极漏极的漏极选择晶体管)的选择栅极212(例如，场效应晶体管)之间。选择栅极2100到210m可共同地连接到选
择线214，如源极选择线(sgs)，且选择栅极2120到212m可共同地连接到选择线215，如漏极选择线(sgd)。虽然描绘为传统的场效应晶体管，但选择栅极210和212可利用与存储器单元208类似(例如，与存储器单元208相同)的结构。选择栅极210和212可表示串联连接的多个选择栅极，其中串联的每一选择栅极配置成接收相同或独立的控制信号。
[0041]
每一选择栅极210的源极可连接到共同源极216。每一选择栅极210的漏极可连接到对应nand串206的存储器单元2080。举例来说，选择栅极2100的漏极可连接到对应nand串2060的存储器单元2080。因此，每一选择栅极210可配置成选择性地将对应nand串206连接到共同源极216。每一选择栅极210的控制栅极可连接到选择线214。
[0042]
每一选择栅极212的漏极可连接到用于对应nand串206的数据线204。举例来说，选择栅极2120的漏极可连接到用于对应nand串2060的数据线2040。每一选择栅极212的源极可连接到对应nand串206的存储器单元208n。举例来说，选择栅极2120的源极可连接到对应nand串2060的存储器单元208n。因此，每一选择栅极212可配置成将对应nand串206选择性地连接到对应数据线204。每一选择栅极212的控制栅极可连接到选择线215。
[0043]
图2a中的存储器阵列可以是准二维存储器阵列，且可具有大体上平面结构，例如，其中共同源极216、nand串206和数据线204在大体上平行平面中延伸。替代地，图2a中的存储器阵列可以是三维存储器阵列，例如，其中nand串206可大体上垂直于含有共同源极216的平面且大体上垂直于可大体上平行于含有共同源极216的平面的含有数据线204的平面而延伸。
[0044]
如图2a中所展示，存储器单元208的典型构造包含可确定存储器单元的数据状态(例如，通过阈值电压的改变)的数据存储结构234(例如，浮动栅极、电荷陷阱或配置成存储电荷的其它结构)，以及控制栅极236。数据存储结构234可包含导电结构和介电结构两者，而控制栅极236通常由一或多种导电材料形成。在一些情况下，存储器单元208可进一步具有界定的源极/漏极(例如，源极)230和界定的源极/漏极(例如，漏极)232。存储器单元208具有其连接到(且在一些情况下形成)存取线202的控制栅极236。
[0045]
存储器单元208的列可以是nand串206或选择性地连接到给定数据线204的多个nand串206。存储器单元208的行可以是共同地连接到给定存取线202的存储器单元208。存储器单元208的行可(但不必)包含共同地连接到给定存取线202的所有存储器单元208。存储器单元208的行可通常划分成存储器单元208的物理页的一或多个群组，且存储器单元208的物理页通常包含共同地连接到给定存取线202的每隔一个存储器单元208。举例来说，共同地连接到存取线202n且选择性地连接到偶数数据线204(例如，数据线2040、2042、2044等)的存储器单元208可以是存储器单元208的一个物理页(例如，偶数存储器单元)，而共同地连接到存取线202n且选择性地连接到奇数数据线204(例如，数据线2041、2043、2045等)的存储器单元208可以是存储器单元208(例如，奇数存储器单元)的另一物理页。虽然数据线2043到2045未明确描绘于图2a中，但从图式显而易见，存储器单元阵列200a的数据线204可从数据线2040到数据线204m连续地编号。共同地连接到给定存取线202的存储器单元208的其它分组还可界定存储器单元208的物理页。对于某些存储器装置，共同地连接到给定存取线的所有存储器单元可视为存储器单元的物理页。存储器单元(其在一些实施例中可仍是整个行)的物理页的在单个读取操作期间读取或在单个编程操作期间编程的部分(例如，存储器单元的上部页或下部页)可视为存储器单元的逻辑页。存储器单元块可包含配置成一
起擦除的那些存储器单元，如连接到存取线2020到202n的所有存储器单元(例如，共享共同存取线202的所有nand串206)。除非明确地区分，否则对存储器单元页的参考在本文中是指存储器单元的逻辑页的存储器单元。
[0046]
虽然结合nand快闪论述图2a的实例，但本文中所描述的实施例和概念不限于特定阵列架构或结构，且可包含其它结构(例如，sonos或配置成存储电荷的其它数据存储结构)和其它架构(例如，and阵列、nor阵列等)。
[0047]
图2b是可例如作为存储器单元阵列104的一部分在参考图1描述的类型的存储器中使用的存储器单元阵列200b的一部分的另一示意图。图2b中的相同编号元件对应于如关于图2a提供的描述。图2b提供三维nand存储器阵列结构的一个实例的额外细节。三维nand存储器阵列200b可并入可包含半导体柱的竖直结构，其中柱的一部分可充当nand串206的存储器单元的沟道区。nand串206可各自通过选择晶体管212(例如，其可以是漏极选择晶体管，统称为选择栅极漏极)选择性地连接到数据线2040到204m，且通过选择晶体管210(例如，其可以是源极选择晶体管，统称为选择栅极源极)选择性地连接到共同源极216。多个nand串206可选择性地连接到同一数据线204。nand串206的子集可通过将选择线2150到215k偏压以选择性地启动各自在nand串206与数据线204之间的特定选择晶体管212来连接到其相应数据线204。可通过将选择线214偏压来启动选择晶体管210。每一存取线202可连接到存储器阵列200b的多行存储器单元。通过特定存取线202彼此共同地连接的存储器单元的行可统称为阶层。
[0048]
三维nand存储器阵列200b可形成于外围电路226上方。外围电路226可表示用于存取存储器阵列200b的各种电路。外围电路226可包含互补电路元件。举例来说，外围电路226可包含形成于同一半导体衬底上的n沟道和p沟道晶体管两者，这种工艺通常被称为cmos或互补金属氧化物半导体。尽管由于集成电路制造和设计的进步，cmos常常不再利用严格的金属氧化物半导体构造，但为了方便起见保留cmos命名。
[0049]
图2c是如可例如作为存储器单元阵列104的一部分在参考图1描述的类型的存储器中使用的存储器单元阵列200c的一部分的另一示意图。图2c中的相同编号元件对应于如关于图2a提供的描述。存储器单元阵列200c可包含如图2a中所描绘的串联连接的存储器单元串(例如，nand串)206、存取(例如，字)线202、数据(例如，位)线204、选择线214(例如，源极选择线)、选择线215(例如，漏极选择线)以及源极216。举例来说，存储器单元阵列200a的一部分可以是存储器单元阵列200c的一部分。图2c描绘将nand串206分组为存储器单元块250，例如存储器单元块2500到250
l
。存储器单元块250可以是可在单个擦除操作中一起擦除的存储器单元208的分组，有时称为擦除块。每一存储器单元块250可包含共同地与单个选择线215(例如选择线2150)相关联的那些nand串206。存储器单元块2500的源极216可以是与存储器单元块250
l
的源极216相同的源极。举例来说，每一存储器单元块2500至250
l
可选择性地共同连接到源极216。一个存储器单元块250的存取线202以及选择线214和215可分别与存储器单元块2500到250
l
中的任何其它存储器单元块的存取线202以及选择线214和215没有直接连接。
[0050]
数据线2040至204m可连接(例如，选择性地连接)到缓冲器部分240，所述缓冲器部分240可以是存储器的数据缓冲器的一部分。缓冲器部分240可对应于存储器平面(例如，存储器单元块2500至250
l
的集合)。缓冲器部分240可包含用于感测相应数据线204上所指示的
数据值的感测电路(图2c中未展示)。
[0051]
虽然图2c的存储器单元块250描绘每存储器单元块250仅一个选择线215，但存储器单元块250可包含共同地与多于一个选择线215相关联的那些nand串206。举例来说，存储器单元块2500的选择线2150可对应于图2b的存储器阵列200b的选择线2150，且图2c的存储器阵列200c的存储器单元块可进一步包含与图2b的选择线2151到215k相关联的那些nand串206。在具有与多个选择线215相关联的nand串206的此类存储器单元块250中，通常与单个选择线215相关联的那些nand串206可称为存储器单元子块。每一此类存储器单元子块可响应于其相应选择线215而选择性地连接到缓冲器部分240。
[0052]
图3a是页缓冲器240a的部分的简化框图。在一个实例中，页缓冲器240a可以是图2c的缓冲器部分240的部分。数据线2040到204m可连接到页缓冲器240a。页缓冲器240a可包含分别用于每一数据线2040到204m的锁存器2600到260m。在一个实例中，每一锁存器2600到260m可顺序地存储从存储器单元阵列(例如，存储器单元阵列200c)读取的页数据(例如，上部页数据、下部页数据、额外页数据)，使得先前读取页数据(例如，第一页数据)在读取额外页数据(例如，第二页数据)之前从锁存器2600到260m传递出去。额外页数据随后锁存在锁存器2600到260m中。在另一实例(统称为高速缓存读取)中，每一锁存器2600到260m可顺序地存储从存储器单元阵列读取的页数据，使得先前读取页数据(例如，第一页数据)与读取额外页数据(例如，第二页数据)并行地从锁存器2600到260m传递出去。额外页数据随后锁存在锁存器2600到260m中。
[0053]
图3b是另一页缓冲器240b的部分的简化框图。在一个实例中，页缓冲器240b可以是图2c的缓冲器部分240的部分。数据线2040到204m可连接到页缓冲器240b。页缓冲器240b可包含分别用于每一数据线2040到204m的多个锁存器262
0,0
到262
0,y
和262
m,0
到262
m,y
。分别用于每一数据线2040到204m的锁存器262
0,0
到262
0,y
和262
m,0
到262
m,y
的每一集合可并行存储从存储器单元阵列(例如，存储器单元阵列200c)读取的多页数据(例如，下部页数据、上部页数据、额外页数据等)。举例来说，并行地，锁存器262
0,0
可存储从耦合到数据线2040的所选存储器单元读取的下部页数据，锁存器262
0,1
可存储上部页数据，且锁存器262
0,2
可存储额外页数据。在一个实例中，先前读取的多页数据可在读取额外页数据之前从锁存器262
0,0
到262
0,y
和262
m,0
到262
m,y
传递出去。在另一实例(统称为高速缓存读取)中，先前读取的多页数据可与读取额外页数据并行地从锁存器262
0,0
到262
0,y
和262
m,0
到262
m,y
传递出去。
[0054]
图4描绘用于操作与各种实施例一起使用的存储器(例如，图1的存储器装置100)的方法的时序图。为简单起见，图4和之后的图5到8将假定用于tlc存储器单元的多个读取操作，例如，八层级存储器单元使用八个阈值电压范围来表示数据状态l0、l1、l2、l3、l4、l5、l6和l7，从而各自表示对应于三个数字的位模式的数据状态。虽然参考tlc存储器单元进行论述，但对较低存储密度存储器单元(例如slc(两个数据状态))或较高存储密度存储器单元(例如qlc(16个数据状态)或plc(32个数据状态)存储器单元)执行的多个读取操作同样适用。在这个实例中，从单个存储器单元块(或子块)内的耦合到单一存取线的存储器单元读取多页数据。
[0055]
在图4中，迹线300可表示施加到连接到被选择用于多个读取操作的存储器单元(例如，目标存储器单元)的所选存取线(例如，所选字线)的电压电平。以下论述将参考至少图2c进行，且将假定被选择用于多个读取操作的存储器单元是存储器单元块2500的nand串
2060到206m的存储器单元208n，使得迹线300可表示施加到存取线202n的电压电平。存取线202n可称作所选存取线，这是由于其含有目标存储器单元，而其余的存取线202可称作未选存取线。
[0056]
在时间t0处，(例如，从图1的控制逻辑116)接收打开存储器单元阵列(例如，存储器单元阵列200c)以用于多个读取操作的命令。响应于打开存储器单元阵列的命令，所选存取线202n的电压可从参考电压302增加到足以启动耦合到所选存取线202n的每一相应存储器单元208n的电压304。虽然图4中未展示，但响应于打开存储器单元阵列的命令，存储器单元阵列可在时间t0与t1之间也通过以下操作来打开以用于多个读取操作：使每一未选存取线202的电压从参考电压302增加到足以启动耦合到每一未选存取线202的每一相应存储器单元208的电压304，和将选择线2150和2140偏压以启动相应选择栅极212和210以选择存储器单元块2500内的相应nand串206。
[0057]
在时间t1处，所选存取线202n的电压已达到电压304。时间t0与t1之间的周期是读取开销的部分，这是由于在这一周期期间没有读取数据。在时间t1处，可接收从耦合到所选存取线202n的相应存储器单元208n读取第一页数据(例如，下部页数据)的命令。在时间t1与t2之间，通过调整所选存取线202n的电压电平以(例如，经由连接到位线2040到204m的感测电路)感测相应存储器单元208n的下部页数据来读取第一页数据。在时间t2处，可接收从耦合到所选存取线202n的相应存储器单元208n读取第二页数据(例如，上部页数据)的命令。在时间t2与t3之间，通过调整所选存取线202n的电压电平以感测相应存储器单元208n的上部页数据来读取第二页数据。在时间t3处，可接收从耦合到所选存取线202n的相应存储器单元208n读取第三页数据(例如，额外页数据)的命令。在时间t3与t4之间，通过调整所选存取线202n的电压电平以感测相应存储器单元208n的额外页数据来读取第三页数据。
[0058]
在时间t4处，完成多个读取操作且接收关闭存储器单元阵列的命令。响应于关闭存储器单元阵列的命令，所选存取线202n的电压斜升到足以启动耦合到所选存取线202n的每一相应存储器单元208n的电压304，继而使所选存取线202n斜降到参考电压302。虽然图4中未展示，但响应于关闭存储器单元阵列的命令，存储器单元阵列在时间t4与t5之间也通过以下操作而关闭：将每一未选存取线202的电压斜升到足以启动耦合到未选存取线202的每一相应存储器单元208的电压304，继而使未选存取线202斜降到参考电压302，和将选择线2150和2140偏压以停用相应选择栅极212和210以取消选择存储器单元块2500内的相应nand串206。
[0059]
时间t4与t5之间的周期是读取开销的部分，这是由于在这一周期期间没有读取数据。通过利用时间t0与t1之间的单个阵列打开开销和时间t4与t5之间的单个阵列关闭开销而非用于每一单个页读取的阵列打开开销和阵列关闭开销来在时间t1与t4之间读取多个页，对于单个存储器单元块(或子块)内的所选存取线，用于多个读取操作的总体读取时间可减少。在图4的特定实例中，通过在页读取之间不关闭所述阵列，总体读取时间减少等于两个阵列打开开销加两个阵列关闭开销的时间量。
[0060]
应注意，本文中所描述的阵列打开开销和阵列关闭开销不同于响应于从连接到存储器装置的处理器(例如，130)接收到读取命令而由存储器装置(例如，图1的100)执行的全局启动/关闭活动。全局启动活动可包含为读取操作准备存储器的某些活动，如启动内部控制器(例如，图1的控制逻辑116)的电压产生装置和模拟电路和感测存储器的温度以调整读
取操作的任何温度相依变量。全局关闭活动可包含使存储器返回到一些初始化状态的某些活动，如去启动内部控制器的电压产生装置和模拟电路。相比之下，本文中所描述的阵列打开开销和阵列关闭开销特定针对存储器单元阵列。
[0061]
图5描绘用于操作与各种实施例一起使用的存储器的另一方法的时序图。在这个实例中，从耦合到多个存储器单元块(或子块)内的单个存取线(例如，202n)的存储器单元读取多页数据。在图5中，迹线310可表示施加到连接到相应选择栅极212的第一选择线(例如，图2c中的存储器单元块2500的选择线2150)的电压电平。迹线312可表示施加到连接到相应选择栅极212的第二选择线(例如，存储器单元块2501的选择线2151)的电压电平。迹线312可表示施加到连接到相应选择栅极212的第三选择线(例如，存储器单元块2502的选择线2152)的电压电平。虽然图5描绘对应于用于多个读取操作的三个存储器单元块(或子块)的三个迹线310、312和314，但在其它实施例中，多个读取操作可涉及两个存储器单元块或超过三个存储器单元块。
[0062]
在时间t0处，(例如，从图1的控制逻辑116)接收打开存储器单元阵列以用于多个读取操作的命令。响应于打开存储器单元阵列的命令，每一选择线2150、2151、2152的电压可从参考电压316增加到足以经由相应选择栅极212将每一数据线204连接到相应串联连接的存储器单元串206的电压318。虽然图5中未展示，但响应于打开存储器单元阵列的命令，存储器单元阵列可在时间t0与t1之间也通过以下操作打开以用于多个读取操作：使所选存取线202n和每一未选存取线202的电压从参考电压增加到足以启动耦合到所选存取线202n和每一未选存取线202的每一相应存储器单元208的电压，和将选择线2140、2141、2142偏压以启动相应选择栅极210以将共同源极216连接到每一相应串联连接的存储器单元串206。
[0063]
在时间t1处，每一选择线2150、2151、2152的电压已达到电压318。时间t0与t1之间的周期是读取开销的部分，这是由于在这一周期期间没有读取数据。在时间t1处，可接收从耦合到用于第一存储器单元块2500的所选存取线202n的相应存储器单元208n读取第一页数据的命令。在时间t1与t2之间，维持选择线2150上的电压以使相应选择栅极212保持作用中，如由用于第一存储器单元块2500的迹线310所指示，而选择线2151、2152上的电压减小以停用用于存储器单元块2501、2502的相应选择栅极212，如由迹线312、314所指示。因此，选择第一存储器单元块2500内的耦合到所选存取线202n的相应存储器单元。随后从第一存储器单元块2500读取第一页数据(例如，下部页数据)。
[0064]
在时间t2处，可接收从耦合到用于第二存储器单元块2501的所选存取线202n的相应存储器单元208n读取第二页数据的命令。在时间t2与t3之间，选择线2152上的电压增加以启动相应选择栅极212，如由用于第二存储器单元块2501的迹线312所指示，而选择线2150、2152上的电压减小(或被维持)以停用用于存储器单元块2500、2502的相应选择栅极212，如由迹线310、314所指示。因此，选择第二存储器单元块2501内的耦合到所选存取线202n的相应存储器单元。随后从第二存储器单元块2501读取第二页数据(例如，下部页数据)。
[0065]
在时间t3处，可接收从耦合到用于第三存储器单元块2502的所选存取线202n的相应存储器单元208n读取第三页数据的命令。在时间t3与t4之间，选择线2152上的电压增加以启动相应选择栅极212，如由用于第三存储器单元块2502的迹线314所指示，而选择线2151、2152上的电压减小(或被维持)以停用用于存储器单元块2500、2501的相应选择栅极212，如由迹线310、312所指示。因此，选择第三存储器单元块2502内的耦合到所选存取线202n的相
应存储器单元。随后从第三存储器单元块2502读取第三页数据(例如，下部页数据)。
[0066]
在时间t4处，完成多个读取操作且接收关闭存储器单元阵列的命令。响应于关闭存储器单元阵列的命令，每一选择线2150、2151、2152的电压斜升到足以启动耦合到每一选择线2150、2151、2152的相应选择栅极212的电压318，继而使每一选择线2150、2151、2152斜降到参考电压316，如由迹线310、312、314所指示。虽然图5中未展示，但响应于关闭存储器单元阵列的命令，存储器单元阵列在时间t4与t5之间也通过以下操作关闭：使所选存取线202n和未选存取线202的电压斜升到足以启动耦合到所选存取线202n和未选存取线202的每一相应存储器单元208的电压，继而使所选存取线202n和未选存取线202斜降到参考电压，和将选择线2140、2141、2142偏压以停用相应选择栅极210以将共同源极216与每一相应串联连接的存储器单元串206断开连接。
[0067]
时间t4与t5之间的周期是读取开销的部分，这是由于在这一周期期间没有读取数据。通过利用时间t0与t1之间的单个阵列打开开销和时间t4与t5之间的单个阵列关闭开销而非用于每一单个页读取的阵列打开开销和阵列关闭开销来在时间t1与t4之间读取多页，对于用于多个存储器单元块(或子块)的所选存取线，用于多个读取操作的总体读取时间可减小。在图5的特定实例中，通过在存储器单元块之间切换时不关闭所述阵列，总体读取时间减少等于两个阵列打开开销和两个阵列关闭开销的时间量。
[0068]
图6描绘用于操作与各种实施例一起使用的存储器的另一方法的时序图。在这个实例中，从单个存储器单元块(例如，2500)内的耦合到多个存取线(例如，202n、202
n-1
、202
n-2
)的存储器单元读取多页数据。在图6中，迹线320可表示施加到连接到存储器单元块2500内的相应存储器单元208n的第一存取线202n的电压电平。迹线322可表示施加到连接到存储器单元块2500内的相应存储器单元208
n-1
的第二存取线202
n-1
的电压电平。迹线324可表示施加到连接到存储器单元块2500内的相应存储器单元208
n-2
的第三存取线202
n-2
的电压电平。虽然图6描绘对应于用于多个读取操作的三个存取线的三个迹线320、322和324，但在其它实施例中，多个读取操作可涉及两个存取线或超过三个存取线。
[0069]
在时间t0处，(例如，从图1的控制逻辑116)接收打开存储器单元阵列以用于多个读取操作的命令。响应于打开存储器单元阵列的命令，每一存取线202n、202
n-1
、202
n-2
的电压可从参考电压326增加到足以启动耦合到每一存取线的每一相应存储器单元208的电压328，如由迹线320、322、324所指示。虽然图6中未展示，但响应于打开存储器单元阵列的命令，存储器单元阵列可在时间t0与t1之间也通过以下操作来打开以用于多个读取操作：使每一未选存取线202的电压从参考电压326增加到足以启动耦合到每一未选存取线202的每一相应存储器单元208的电压328，和将选择线2150和2140偏压以启动相应选择栅极212和210以选择存储器单元块2500内的相应nand串206。
[0070]
在时间t1处，每一存取线202n、202
n-1
、202
n-2
的电压已达到电压328。时间t0与t1之间的周期是读取开销的部分，这是由于在这一周期期间没有读取数据。在时间t1处，可接收从耦合到第一存取线202n的相应存储器单元208n读取第一页数据(例如，下部页数据)的命令。在时间t1与t2之间，存取线202n的电压减小以从耦合到存取线202n的相应存储器单元208n读取第一页数据，如由迹线320所指示，而存取线202
n-1
、202
n-2
的电压维持在足以启动耦合到每一存取线202
n-1
、202
n-2
的相应存储器单元208
n-1
、208
n-2
的电压328下，如由迹线322、324所指示。
[0071]
在时间t2处，可接收从耦合到存取线202
n-1
的相应存储器单元208
n-1
读取第二页数据的命令。在时间t2与t3之间，存取线202
n-1
的电压减小以从耦合到存取线202
n-1
的相应存储器单元208
n-1
读取第二页数据(例如，下部页数据)，如由迹线322所指示，而存取线202n、202
n-2
的电压增加(或被维持)到足以启动耦合到每一存取线202n、202
n-2
的相应存储器单元208n、208
n-2
的电压328，如由迹线320、324所指示。
[0072]
在时间t3处，可接收从耦合到所选存取线202
n-2
的相应存储器单元208
n-2
读取第三页数据的命令。在时间t3与t4之间，存取线202
n-2
的电压减小以从耦合到存取线202
n-2
的相应存储器单元208
n-2
读取第三页数据(例如，下部页数据)，如由迹线324所指示，而存取线202n、202
n-1
的电压增加(或被维持)到足以启动耦合到每一存取线202n、202
n-1
的相应存储器单元208n、208
n-1
的电压328，如由迹线320、322所指示。
[0073]
在时间t4处，完成多个读取操作且接收关闭存储器单元阵列的命令。响应于关闭存储器单元阵列的命令，每一存取线202n、202
n-1
、202
n-2
的电压斜升到足以启动耦合到每一存取线的相应存储器单元208n、208
n-1
、208
n-2
的电压328，继而使每一存取线202n、202
n-1
、202
n-2
斜降到参考电压326。虽然图6中未展示，但响应于关闭存储器单元阵列的命令，存储器单元阵列在时间t4与t5之间也通过以下操作来关闭：将未选存取线202的电压斜升到足以启动耦合到未选存取线202的每一相应存储器单元208的电压328，继而使未选存取线202斜降到参考电压326，和将选择线2150和2140偏压以停用相应选择栅极212和210以取消选择存储器单元块2500的相应nand串206。
[0074]
时间t4与t5之间的周期是读取开销的部分，这是由于在这一周期期间没有读取数据。通过利用时间t0与t1之间的单个阵列打开开销和时间t4与t5之间的单个阵列关闭开销而非用于每一单个页读取的阵列打开开销和阵列关闭开销来在时间t1与t4之间读取多页，对于单个存储器单元块(或子块)内的多个存取线，多个读取操作的总体读取时间可减少。在图6的特定实例中，通过在页读取之间不关闭所述阵列，总体读取时间减少等于两个阵列打开开销和两个阵列关闭开销的时间量。
[0075]
图7描绘用于操作与各种实施例一起使用的存储器的另一方法的时序图。在这个实例中，从多个存储器单元块(或子块)(例如，2500、2501、2502)内的耦合到多个存取线(例如，202n和202
n-1
)的存储器单元读取多页数据。在图7中，迹线330可表示施加到耦合到相应存储器单元208的当前所选存取线202(所选存取线在图7中改变)的电压电平。虽然图7描绘用于多个读取操作的两个存取线202n和202
n-1
以及三个存储器单元块2500、2501、2502，但在其它实施例中，多个读取操作可涉及一个存取线、超过两个存取线、小于三个存储器单元块或超过三个存储器单元块。
[0076]
在时间t0处，(例如，从图1的控制逻辑116)接收打开存储器单元阵列以用于多个读取操作的命令。响应于打开存储器单元阵列的命令，所选存取线202n的电压可从参考电压332增加到足以启动耦合到所选存取线202n的每一相应存储器单元208n的电压334。虽然图7中未展示，但响应于打开存储器单元阵列的命令，存储器单元阵列可在时间t0与t1之间也通过以下操作来打开以用于多个读取操作：使未选存取线(例如，202
n-1
和其它存取线202)的电压从参考电压332增加到足以启动耦合到每一未选存取线的每一相应存储器单元208的电压334，和将选择线2150、2151、2152和2140、2141、2142偏压以启动相应选择栅极212和210以选择存储器单元块2500、2501、2502内的每一相应串联连接的存储器单元串206。
[0077]
在时间t1处，所选存取线202n的电压已达到电压334。时间t0与t1之间的周期是读取开销的部分，这是由于在这一周期期间没有读取数据。在时间t1处，可接收从耦合到用于第一存储器单元块2500的所选存取线202n的相应存储器单元208n读取第一页数据(例如，下部页数据)的命令。在时间t1与t2之间，通过调整所选存取线202n的电压电平以感测用于第一存储器单元块2500的相应存储器单元208n的下部页数据来读取第一页数据。在时间t2处，可接收从耦合到用于第一存储器单元块2500的所选存取线202n的相应存储器单元208n读取第二页数据(例如，上部页数据)的命令。在时间t2与t3之间，通过调整所选存取线202n的电压电平以感测用于第一存储器单元块2500的相应存储器单元208n的上部页数据来读取第二页数据。在时间t3处，可接收从耦合到用于第一存储器单元块2500的所选存取线202n的相应存储器单元208n读取第三页数据(例如，额外页数据)的命令。在时间t3与t4之间，通过调整所选存取线202n的电压电平以感测用于第一存储器单元块2500的相应存储器单元208n的额外页数据来读取第三页数据。
[0078]
多个读取操作如由图7的第一行的时间t4与图7的第二行的时间t4之间的336所指示而继续。在时间t4处，可接收从耦合到用于第二存储器单元块2501的所选存取线202n的相应存储器单元208n读取第一页数据(例如，下部页数据)的命令。在时间t4与t5之间，通过调整所选存取线202n的电压电平以感测用于第二存储器单元块2501的相应存储器单元208n的下部页数据来读取第一页数据。在时间t5处，可接收从耦合到用于第二存储器单元块2501的所选存取线202n的相应存储器单元208n读取第二页数据(例如，上部页数据)的命令。在时间t5与t6之间，通过调整所选存取线202n的电压电平以感测用于第二存储器单元块2501的相应存储器单元208n的上部页数据来读取第二页数据。在时间t6处，可接收从耦合到用于第二存储器单元块2501的所选存取线202n的相应存储器单元208n读取第三页数据(例如，额外页数据)的命令。在时间t6与t7之间，通过调整所选存取线202n的电压电平以感测用于第二存储器单元块2501的相应存储器单元208n的额外页数据来读取第三页数据。
[0079]
在如由338所指示的时间t7之后，多个读取操作继续以用于耦合到用于第三存储器单元块2502的所选存取线202n的相应存储器单元208n。在从耦合到用于第三存储器单元块2502的所选存取线202n的相应存储器单元读取数据(例如，下部页数据、上部页数据和额外页数据)之后，如由340所指示，多个读取操作继续以用于耦合到用于第一存储器单元块2500的所选存取线202
n-1
的相应存储器单元208
n-1
。多个读取操作随后继续进行以用于耦合到用于第二存储器单元块2501的所选存取线202
n-1
的相应存储器单元208
n-1
。
[0080]
在时间t(t-4)处，可接收从耦合到用于第三存储器单元块2502的所选存取线202
n-1
的相应存储器单元208
n-1
读取第一页数据(例如，下部页数据)的命令。在时间t(t-4)与t(t-3)之间，通过调整所选存取线202
n-1
的电压电平以感测第三存储器单元块2502的相应存储器单元208
n-1
的状态来读取第一页数据。在时间t(t-3)处，可接收从耦合到用于第三存储器单元块2502的所选存取线202
n-1
的相应存储器单元208
n-1
读取第二页数据(例如，上部页数据)的命令。在时间t(t-3)与t(t-2)之间，通过调整所选存取线202
n-1
的电压电平以感测用于第三存储器单元块2502的相应存储器单元208
n-1
的上部页数据来读取第二页数据。在时间t(t-2)处，可接收从耦合到用于第三存储器单元块2502的所选存取线202
n-1
的相应存储器单元208
n-1
读取第三页数据(例如，额外页数据)的命令。在时间t(t-2)与t(t-1)之间，通过调整所选存取线202
n-1
的电压电平以感测第三存储器单元块2502的相应存储器单
元208
n-1
的状态来读取第三页数据。
[0081]
在时间t(t-1)处，完成多个读取操作且接收关闭存储器单元阵列的命令。响应于关闭存储器单元阵列的命令，当前所选存取线202
n-1
的电压斜升到足以启动耦合到当前所选存取线202
n-1
的每一相应存储器单元208
n-1
的电压334，继而使当前所选存取线202
n-1
斜降到参考电压332。虽然图7中未展示，但响应于关闭存储器单元阵列的命令，存储器单元阵列在时间t(t-1)与t(t)之间也通过以下操作来关闭：使未选存取线202的电压斜升到足以启动耦合到未选存取线202的每一相应存储器单元208的电压334，继而使未选存取线202斜降到参考电压332，和将选择线2150、2151、2152和2140、2141、2142偏压以停用相应选择栅极212和210以取消选择存储器单元块2500、2501、2502内的每一相应串联连接的存储器单元串206。
[0082]
时间t(t-1)与t(t)之间的周期是读取开销的部分，这是由于在这一周期期间没有读取数据。通过利用时间t0与t1之间的单个阵列打开开销和时间t(t-1)与t(t)之间的单个阵列关闭开销而非用于每一单个页读取的阵列打开开销和阵列关闭开销来在时间t1与t(t-1)之间读取多页，对于多个存储器单元块(或子块)内的多个存取线，用于多个读取操作的总体读取时间可减少。在图7的特定实例中，通过在页读取之间不关闭所述阵列，总体读取时间减少等于12个阵列打开开销和12个阵列关闭开销的时间量。
[0083]
图8描绘用于操作与各种实施例一起使用的存储器的另一方法的时序图。在图8中，迹线350可表示施加到连接到被选择用于多个读取操作的存储器单元(例如，目标存储器单元)的存取线(例如，所选字线)的电压电平。以下论述将参考至少图2a进行，且将假定被选择用于读取操作的存储器单元是存储器单元块2500的nand串2060到206m的存储器单元208n，使得迹线350可表示施加到存取线202n的电压电平。存取线202n可称作所选存取线，这是由于其含有目标存储器单元，而其余的存取线202可称作未选存取线。
[0084]
在时间t0处，(例如，从图1的控制逻辑116)接收打开存储器单元阵列以用于多个读取操作的命令。响应于打开存储器单元阵列的命令，所选存取线202n的电压可从参考电压352增加到足以启动耦合到所选存取线202n的每一相应存储器单元208n的电压354。虽然图8中未展示，但响应于打开存储器单元阵列的命令，存储器单元阵列可在时间t0与t1之间也通过以下操作来打开以用于多个读取操作：使每一未选存取线202的电压从参考电压352增加到足以启动耦合到每一未选存取线202的每一相应存储器单元208的电压352，和将选择线2150和2140偏压以启动相应选择栅极212和210以选择存储器单元块2500内的相应nand串206。
[0085]
在时间t1处，所选存取线202n的电压已达到电压354。时间t0与t1之间的周期是读取开销的部分，这是由于在这一周期期间没有读取数据。在时间t1处，可接收从耦合到所选存取线202n的相应存储器单元208n读取第一页数据(例如，下部页数据)的命令。在时间t1与t2之间，通过调整所选存取线202n的电压电平以感测相应存储器单元208n的下部页数据来读取第一页数据。在时间t2处，可接收从耦合到所选存取线202n的相应存储器单元208n读取第二页数据(例如，上部页数据)的命令。在时间t2与t3之间，通过调整所选存取线202n的电压电平以感测相应存储器单元208n的上部页数据来读取第二页数据。在时间t3处，没有接收到从耦合到所选存取线202n的相应存储器单元208n读取第三页数据(例如，额外页数据)的命令，因此引起时间t3与t4之间的延迟。延迟可由于基于存储器阵列的读取带宽的存储
器阵列时序和控制逻辑输入。在时间t4处延迟之后，可接收从耦合到所选存取线202n的相应存储器单元208n读取第三页数据(例如，额外页数据)的命令且多个读取操作如先前描述而继续。
[0086]
在时间t3与t4之间的延迟期间维持施加到所选存取线202n和未选存取线202(和选择线215和214)的偏压电压。在一个实例中，如果延迟超出阈值周期，那么存储器单元阵列在读取第三页数据之前关闭且响应于关闭存储器单元阵列而在读取第三页数据之前重新打开以用于多个读取操作。虽然图8中的延迟展示为在时间t3与t4之间，但在其它实例中，延迟可在其它时间处。此外，在实施多个读取操作而不关闭存储器单元阵列时可存在多个延迟。
[0087]
图9是根据一实施例的操作存储器的方法400的流程图。方法400可由图1的存储器装置100的控制逻辑116实施，且可至少部分地对应于图4的时序图。方法400可由存储器装置实施，所述存储器装置包含：存储器单元阵列，其包括多个串联连接的存储器单元串；和多个存取线，其中多个存取线中的每一存取线连接到多个串联连接的存储器单元串中的每一串联连接的存储器单元串的相应存储器单元的控制栅极，如先前至少参考图2c所描述。
[0088]
在402处，控制逻辑可配置成打开存储器单元阵列以用于多个读取操作。在一个实例中，控制逻辑可配置成通过以下操作来打开存储器单元阵列以用于多个读取操作：使多个存取线中的每一存取线(例如，202)从参考电压斜升到足以启动耦合到多个存取线中的每一存取线的每一相应存储器单元(例如，208)的电压。
[0089]
在404处，控制逻辑可配置成从耦合到多个存取线中的所选存取线的相应存储器单元读取第一页数据(例如，第一逻辑页)。在406处，控制逻辑可配置成从耦合到所选存取线的相应存储器单元读取第二页数据(例如，第二逻辑页)。在一个实例中，控制逻辑可配置成在读取第一页数据之后读取第二页数据而不使多个存取线中的未选存取线斜降到参考电压。在另一实例中，控制逻辑可配置成在读取第一页数据之后读取第二页数据而不使多个存取线中的任何未选存取线斜降到参考电压。
[0090]
在408处，控制逻辑可配置成在读取第一页数据和第二页数据之后关闭存储器单元阵列。在一个实例中，控制逻辑可配置成通过以下操作来关闭存储器单元阵列：使多个存取线中的每一存取线斜升到足以启动耦合到多个存取线中的每一存取线的每一相应存储器单元的电压，继而使多个存取线中的每一存取线斜降到参考电压。
[0091]
第一页数据和第二页数据可顺序地存储于页缓冲器(例如，图3a的240a)的相应锁存器(例如，2600到260m)中。在一个实施例中，控制逻辑可配置成在读取第二页数据之前将第一页数据从相应锁存器传递出去。在另一实施例中，控制逻辑可配置成与读取第二页数据并行地将第一页数据从相应锁存器传递出去。在另一实施例中，第一页数据和第二页数据可并行存储于页缓冲器(例如，图3b的240b)的相应多个锁存器(例如，262
0,1
到262
0,y
和262
m,1
到262
m,y
)中。
[0092]
图10是根据另一实施例的操作存储器的方法500的流程图。方法500可由图1的存储器装置100的控制逻辑116实施，且可至少部分地对应于图4和8的时序图。方法500可由存储器装置实施，所述存储器装置包含：存储器单元阵列，其包括多个串联连接的存储器单元串；多个存取线，其中多个存取线中的每一存取线连接到多个串联连接的存储器单元串中的每一串联连接的存储器单元串的相应存储器单元的控制栅极；和页缓冲器，其连接到存
储器单元阵列，如先前至少参考图2c到3b描述。
[0093]
在502处，控制逻辑可配置成打开存储器单元阵列以用于多个读取操作。在504处，控制逻辑可配置成从耦合到多个存取线中的所选存取线(例如，202)的相应存储器单元(例如，208)读取第一页数据以将第一页数据锁存在页缓冲器中(例如，图3a的页缓冲器240a的锁存器2600到260m中)。在506处，控制逻辑可配置成将锁存的第一页数据从页缓冲器传递出去。在508处，控制逻辑可配置成从耦合到所选存取线的相应存储器单元读取第二页数据以将第二页数据锁存在页缓冲器中。在一个实施例中，控制逻辑可配置成与读取第二页数据并行地将锁存的第一页数据从页缓冲器传递出去。在另一实施例中，控制逻辑可配置成在读取第二页数据之前将锁存的第一页数据从页缓冲器传递出去。在510处，控制逻辑可配置成将锁存的第二页数据从页缓冲器传递出去。在512处，控制逻辑可配置成关闭存储器单元阵列。
[0094]
在一个实施例中，控制逻辑可配置成响应于将第一页数据锁存在页缓冲器中与读取第二页数据之间的延迟而维持施加到多个存取线的偏压电压。控制逻辑可配置成响应于延迟超出阈值周期而在读取第二页数据之前关闭存储器单元阵列，且响应于关闭存储器单元阵列而在读取第二页数据之前重新打开存储器单元阵列以用于多个读取操作。
[0095]
图11a到11d是根据另一实施例的操作存储器的方法600的流程图。方法600可由图1的存储器装置100的控制逻辑116实施，且可至少部分地对应于图5到7的时序图。方法600可实施于存储器装置内，所述存储器装置包含：存储器单元阵列，其包括多个串联连接的存储器单元串；多个存取线，其中多个存取线中的每一存取线连接到多个串联连接的存储器单元串中的每一串联连接的存储器单元串的相应存储器单元的控制栅极；多个数据线，其中多个数据线中的每一数据线经由多个选择栅极中的相应选择栅极连接到多个串联连接的存储器单元串中的串联连接的存储器单元串的相应子集；和多个选择线，其中多个选择线中的每一选择线连接到用于多个选择栅极的相应子集的多个选择栅极中的相应选择栅极的控制栅极，如先前至少参考图2c所描述。
[0096]
如图11a中在602处所说明，控制逻辑可配置成打开存储器单元阵列以用于多个读取操作。在一个实例中，控制逻辑可配置成通过以下操作来打开存储器单元阵列以用于多个读取操作：使多个存取线中的每一存取线从参考电压斜升到足以启动耦合到多个存取线中的每一存取线的每一相应存储器单元的电压，和使多个选择线中的每一选择线从参考电压斜升到足以启动耦合到多个选择线中的每一选择线的每一相应选择栅极的电压。
[0097]
在604处，控制逻辑可配置成将多个选择线中的第一选择线(例如，215)偏压以经由多个选择栅极中的相应选择栅极(例如，212)将多个数据线中的每一数据线(例如，204)连接到多个串联连接的存储器单元串中的相应第一串联连接的存储器单元串(例如，206)。在606处，控制逻辑可配置成从耦合到用于相应第一串联连接的存储器单元串的多个存取线中的第一所选存取线(例如，202)的相应存储器单元(例如，208)读取第一页数据。在608处，控制逻辑可配置成在读取第一页数据之后从耦合到用于相应第一串联连接的存储器单元串的第一所选存取线的相应存储器单元读取第二页数据而不关闭存储器单元阵列。
[0098]
如图11b中在610处所说明，控制逻辑可进一步配置成在从耦合到第一所选存取线的相应存储器单元读取第二页数据之后从耦合到用于相应第一串联连接的存储器单元串的多个存取线中的第二所选存取线的相应存储器单元读取第一页数据而不关闭存储器单
元阵列。在612处，控制逻辑可进一步配置成在从耦合到第二所选存取线的相应存储器单元读取第一页数据之后从耦合到用于相应第一串联连接的存储器单元串的第二所选存取线的相应存储器单元读取第二页数据而不关闭存储器单元阵列。
[0099]
如图11c中在614处所说明，控制逻辑可进一步配置成将多个选择线中的第一选择线偏压以经由多个选择栅极中的相应选择栅极将多个数据线中的每一数据线与相应第一串联连接的存储器单元串断开连接。在616处，控制逻辑可进一步配置成在从耦合到第一所选存取线的相应存储器单元读取第二页数据之后将多个选择线中的第二选择线偏压以经由多个选择栅极中的相应选择栅极将多个数据线中的每一数据线连接到相应第二串联连接的存储器单元串。在618处，控制逻辑可进一步配置成从耦合到用于相应第二串联连接的存储器单元串的第一所选存取线的相应存储器单元读取第一页数据。在620处，控制逻辑可进一步配置成在从耦合到用于相应第二串联连接的存储器单元串的第一所选存取线的相应存储器单元读取第一页数据之后从耦合到用于相应第二串联连接的存储器单元串的第一所选存取线的相应存储器单元读取第二页数据而不关闭存储器单元阵列。
[0100]
如图11d中在622处所说明，控制逻辑可进一步配置成在从耦合到用于多个串联连接的存储器单元串中的每一串联连接的存储器单元串的多个存取线中的每一存取线的相应存储器单元读取所有页数据后关闭存储器单元阵列。在一个实例中，控制逻辑可配置成通过以下操作来关闭存储器单元阵列：使多个存取线中的每一存取线斜升到足以启动耦合到多个存取线中的每一存取线的每一相应存储器单元的电压，继而使多个存取线中的每一存取线斜降到参考电压，和使多个选择线中的每一选择线斜升到足以启动耦合到多个选择线中的每一选择线的每一相应选择栅极的电压，继而使多个选择线中的每一选择线斜降到参考电压。
[0101]
结论
[0102]
尽管本文中已说明且描述具体实施例，但所属领域的一般技术人员将了解，预计实现相同目的的任何布置可取代所展示的具体实施例。所属领域的一般技术人员将清楚实施例的许多调适。因此，本技术意图涵盖实施例的任何调适或变型。