一种存储装置及其操作方法、包括存储装置的存储系统与流程

1.本技术涉及半导体技术领域，尤其涉及一种存储装置及其操作方法、包括存储装置的存储系统。


背景技术：

2.随着存储器件不断缩小到较小的管芯尺寸以降低制造成本并增加存储密度，由于工艺技术限制和可靠性问题，对平面存储单元的缩放面临挑战。三维(3d)存储器架构可以解决平面存储单元中的密度和性能限制。
3.目前，通常使用步进脉冲编程(increment step pulse program，ispp)方法对三维存储器进行编程，在编程过程中，对存储单元的字线施加编程电压，然后施加验证电压以判断存储单元的编程电压是否达到阈值电压，如果达到阈值电压，则对于该存储单元的编程操作结束；如果未达到阈值电压，则基于编程电压增加δv(即，编程电压增加的步长)继续施加，然后施加验证电压以判断存储单元上所增加的编程电压是否达到阈值电压，重复上述循环直至所有需要编程的存储单元的阈值电压均达到预期存储状态为止，即所有需要编程的存储单元均通过验证。
4.然而，现有的步进脉冲编程方法仍然存在数据可靠性不够高等问题。


技术实现要素：

5.有鉴于此，本技术实施例为解决现有技术中存在的至少一个技术问题而提供一种存储装置及其操作方法、包括存储装置的存储系统。
6.为达到上述目的，本技术的技术方案是这样实现的：
7.第一方面，本技术提供一种存储装置的操作方法，所述存储装置包括存储单元阵列，所述存储单元阵列包括多条字线，每条所述字线对应一个存储单元集，每个所述存储单元集包括多个存储单元，所述方法包括：
8.对所述存储装置中选定字线对应的第一存储单元集执行编程操作，使得所述第一存储单元集中的所述存储单元分别处于擦除状态和多个编程状态中的任意一种状态；
9.在所述编程操作之后，对所述第一存储单元集中的第一存储单元子集执行擦除操作；所述第一存储单元子集为所述第一存储单元集中在编程操作后处于擦除状态的存储单元。
10.第二方面，本技术还提供一种存储装置，所述存储装置包括：
11.存储单元阵列，所述存储单元阵列包括多条字线，每条所述字线对应一个存储单元集，每个所述存储单元集包括多个存储单元；以及
12.耦合至所述存储单元阵列的外围电路，所述外围电路被配置为：
13.对所述存储装置中选定字线对应的第一存储单元集执行编程操作，使得所述第一存储单元集中的所述存储单元分别处于擦除状态和多个编程状态中的任意一种状态；
14.在所述编程操作之后，对所述第一存储单元集中的第一存储单元子集执行擦除操
作；所述第一存储单元子集为所述第一存储单元集中在编程操作后处于擦除状态的存储单元。
15.第三方面，本技术还提供一种存储系统，包括控制器和上述技术方案中所述的存储装置；所述控制器耦合至所述存储装置，且用于控制所述存储装置。
16.本技术提供一种存储装置及其操作方法、包括存储装置的存储系统。所述存储装置包括存储单元阵列，所述存储单元阵列包括多条字线，每条所述字线对应一个存储单元集，每个所述存储单元集包括多个存储单元，所述方法包括：对所述存储装置中选定字线对应的第一存储单元集执行编程操作，使得所述第一存储单元集中的所述存储单元分别处于擦除状态和多个编程状态中的任意一种状态；在所述编程操作之后，对所述第一存储单元集中的第一存储单元子集执行擦除操作；所述第一存储单元子集为所述第一存储单元集中在编程操作后处于擦除状态的存储单元。本技术提供的存储装置的操作方法中，通过在编程操作之后，对在编程操作后处于擦除状态的第一存储单元子集，即目标状态为擦除状态的第一存储单元子集执行擦除操作，使得第一存储单元子集的阈值电压分布的上界值降低，以增大读取窗口，提高读取数据的可靠性。
附图说明
17.图1为根据本技术的一些实施例示出的具有存储装置的示例性系统的块图；
18.图2a为根据本技术的一些实施例示出的具有存储装置的示例性存储器卡的示图；
19.图2b为根据本技术的一些实施例示出的具有存储装置的示例性固态驱动器(ssd)的示图；
20.图3为根据本技术的一些实施例示出的包括外围电路的示例性存储装置的示意图；
21.图4为根据本技术的一些实施例示出的包括nand存储单元串的示例性存储单元阵列的截面的侧视图；
22.图5为根据本技术的一些实施例示出的包括存储单元阵列和外围电路的示例性存储装置的块图；
23.图6a为根据本技术的一些实施例的存储装置的操作方法的流程示意图一；
24.图6b为根据本技术的一些实施例的步进脉冲编程方法所施加的字线电压的示意时序图一；
25.图6c为根据本技术的一些实施例示出的存储单元的阈值电压分布的示意图一；
26.图7为根据本技术的一些实施例的一种存储装置的操作方法实现流程示意图；
27.图8a为根据本技术的一些实施例的存储装置的操作方法的流程示意图二；
28.图8b为根据本技术的一些实施例的步进脉冲编程方法所施加的字线电压的示意时序图二；
29.图8c为根据本技术的一些实施例示出的存储单元的阈值电压分布的示意图二；
30.图9为根据本技术的一些实施例的一种存储装置的局部结构示意图；
31.图10a为根据本技术的一些实施例的一种选定的存储单元在不同编程操作中最低态和多个编程状态的阈值电压分布示意图；
32.图10b为根据本技术的一些实施例的一种选定的存储单元在不同编程操作中最低
态的阈值电压分布示意图；
33.图11为根据本技术的一些实施例的另一种存储装置的操作方法实现流程示意图；
34.图12为根据本技术的一些实施例的又一种存储装置的操作方法实现流程示意图；
35.图13为根据本技术的一些实施例的另一种选定的存储单元在不同编程操作中最低态的阈值电压分布示意图；
36.图14为根据本技术的一些实施例的存储装置的电路示意图；
37.图15为根据本技术的一些实施例的存储装置的操作方法所述施加的电压波形图；
38.图中包括：100、系统；102、存储系统；104、存储装置；106、控制器；108、主机；202、存储器卡；204、存储器卡连接器；206、固态驱动器(ssd)；208、ssd连接器；300、存储装置；301、存储单元阵列；302、外围电路；304、存储块；306、存储单元；308、nand存储单元串；310、源极选择栅极(ssg)；312、漏极选择栅极(dsg)；313、dsg线；314、源极线(sl)；315、ssg线；316、位线；318、字线；320、存储页；402、衬底；404、存储堆叠层；406、栅极导电层；408、栅极电介质层；412、沟道结构；414、阱；416、沟道插塞；418、存储膜；420、半导体沟道；422、阻挡层；424、存储层；426、隧穿层；504、页缓冲器/感测放大器；506、列驱动器/位线驱动器；508、行驱动器/字线驱动器；510、电压发生器；512、控制逻辑单元；514、寄存器；516、接口(i/f)；518、数据总线。
具体实施方式
39.下面将结合本技术实施方式及附图，对本技术实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本技术的一部分实施方式，而不是全部的实施方式。基于本技术中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本技术保护的范围。
40.在下文的描述中，给出了大量具体的细节以便提供对本技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本技术发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
41.在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
42.应当明白，当元件或层被称为“在
……
上”、“与
……
相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在
……
上”、“与
……
直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本技术必然存在第一元件、部件、区、层或部分。
43.空间关系术语例如“在
……
下”、“在
……
下面”、“下面的”、“在
……
之下”、“在
……
之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征
与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在
……
下面”和“在
……
下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
44.在此使用的术语的目的仅在于描述具体实施例并且不作为本技术的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
45.为了彻底理解本技术，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本技术的技术方案。本技术的较佳实施例详细描述如下，然而除了这些详细描述外，本技术还可以具有其他实施方式。
46.参考图1，图1为根据本技术的一些实施例示出的具有存储装置的示例性系统100的块图。系统100可以是移动电话、台式计算机、膝上型计算机、平板计算机、车辆计算机、游戏控制台、打印机、定位设备、可穿戴电子设备、智能传感器、虚拟现实(vr)设备、增强现实(ar)设备或者其中具有存储装置的任何其他合适的电子设备。如图1所示，系统100可以包括主机108和存储系统102，存储系统102具有一个或多个存储装置104和控制器106。主机108可以是电子设备的处理器(例如，中央处理单元(cpu))或者片上系统(soc)(例如，应用处理器(ap))。主机108可以被配置为将数据发送到存储装置104或从存储装置104接收数据。
47.存储装置104可以是本公开中公开的任何存储装置。如下文详细公开的，存储装置104(例如，nand闪存存储装置(例如，三维(3d)nand闪存存储装置))可以在擦除操作期间具有来自耦合到未选定字线的驱动晶体管(例如，串驱动器)的减小的漏电流，这允许驱动晶体管的进一步尺寸缩小。
48.根据一些实施例，控制器106耦合到存储装置104和主机108，并且被配置为控制存储装置104。控制器106可以管理存储在存储装置104中的数据，并且与主机108通信。在一些实施例中，控制器106被设计为用于在低占空比环境中操作，如安全数字(sd)卡、紧凑型闪存(cf)卡、通用串行总线(usb)闪存驱动器、或用于在诸如个人计算器、数字相机、移动电话等的电子设备中使用的其他介质。在一些实施例中，控制器106被设计为用于在高占空比环境ssd或嵌入式多媒体卡(emmc)中操作，ssd或emmc用作诸如智能电话、平板计算机、膝上型计算机等的移动设备的数据储存器以及企业存储阵列。控制器106可以被配置为控制存储装置104的操作，例如读取、擦除和编程操作。控制器106还可以被配置为管理关于存储在或要存储在存储装置104中的数据的各种功能，包括但不限于坏块管理、垃圾收集、逻辑到物理地址转换、损耗均衡等。在一些实施例中，控制器106还被配置为处理关于从存储装置104读取的或者被写入到存储装置104的数据的纠错码(ecc)。控制器106还可以执行任何其他合适的功能，例如，格式化存储装置104。控制器106可以根据特定通信协议与外部设备(例如，主机108)通信。例如，控制器106可以通过各种接口协议中的至少一种与外部设备通信，
接口协议例如usb协议、mmc协议、外围部件互连(pci)协议、pci高速(pci-e)协议、高级技术附件(ata)协议、串行ata协议、并行ata协议、小型计算机小型接口(scsi)协议、增强型小型磁盘接口(esdi)协议、集成驱动电子设备(ide)协议、firewire协议等。
49.控制器106和一个或多个存储装置104可以集成到各种类型的存储设备中，例如，包括在相同封装(例如，通用闪存存储(ufs)封装或emmc封装)中。也就是说，存储系统102可以实施并且封装到不同类型的终端电子产品中。在如图2a中所示的一个示例中，控制器106和单个存储装置104可以集成到存储器卡202中。存储器卡202可以包括pc卡(pcmcia，个人计算机存储器卡国际协会)、cf卡、智能媒体(sm)卡、存储器棒、多媒体卡(mmc、rs-mmc、mmcmicro)、sd卡(sd、minisd、microsd、sdhc)、ufs等。存储器卡202还可以包括将存储器卡202与主机(例如，图1中的主机108)耦合的存储器卡连接器204。在如图2b中所示的另一示例中，控制器106和多个存储装置104可以集成到ssd 206中。ssd 206还可以包括将ssd 206与主机(例如，图1中的主机108)耦合的ssd连接器208。在一些实施例中，ssd 206的存储容量和/或操作速度大于存储器卡202的存储容量和/或操作速度。
50.参考图3，图3为根据本技术的一些实施例示出的包括外围电路的示例性存储装置300的示意图。存储装置300可以是图1中的存储装置104的示例。存储装置300可以包括存储单元阵列301和耦合到存储单元阵列301的外围电路302。存储单元阵列301可以是nand闪存存储单元阵列，其中，存储单元306以nand存储单元串308的阵列的形式提供，每个nand存储单元串308在衬底(未示出)上方垂直地延伸。在一些实施例中，每个nand存储单元串308包括串联耦合并且垂直地堆叠的多个存储单元306。每个存储单元306可以保持连续模拟值，例如，电压或电荷，其取决于在存储单元306的区域内捕获的电子的数量。每个存储单元306可以是包括浮栅晶体管的浮栅类型的存储单元，或者是包括电荷捕获晶体管的电荷捕获类型的存储单元。
51.在一些实施例中，每个存储单元306可以是具有两种可能的存储状态并且因此可以存储一位数据的单级单元(slc)。例如，slc可以具有第一存储状态“1”和第二存储状态“0”，这里，第一存储状态“1”的阈值电压分布可以对应于第一电压范围，并且第二存储状态“0”的阈值电压分布可以对应于第二电压范围。其中，第一存储状态为擦除状态，第二存储状态为编程状态。在一些实施例中，每个存储单元306是能够在多于四个的存储状态中存储多于单个位的数据的多级单元(mlc)。例如，mlc可以每单元存储两位数据，每单元存储三位数据(又被称为三级单元(tlc))，或者每单元存储四位数据(又被称为四级单元(qlc))。每个mlc可以被编程为采取可能的阈值电压分布的电压范围。在一个示例中，如果每个mlc存储两位数据，则mlc可以具有第一存储状态“11”、第二存储状态“10”、第三存储状态“01”和第四存储状态“00”，这里，第一、第二、第三和第四存储状态的阈值电压分布分别对应于第一、第二、第三和第四电压范围。其中，第一存储状态为擦除状态，第二、第三和第四存储状态均为编程状态。类似地。tlc可以具有8种存储状态，包括擦除状态和7种编程状态；qlc可以具有16种存储状态，包括擦除状态和15种编程状态。
52.如图3所示，每个nand存储单元串308可以包括在其源极端处的源极选择栅极(ssg)310和在其漏极端处的漏极选择栅极(dsg)312。ssg 310和dsg 312可以被配置为在读取和编程操作期间激活选定的nand存储单元串308(阵列的列)。在一些实施例中，同一存储块304中的nand存储单元串308的源极通过同一源极线(sl)314(例如，公共sl)耦合。换句话
说，根据一些实施例，同一存储块304中的所有nand存储单元串308具有阵列共源极(array common source，acs)。根据一些实施例，每个nand存储单元串308的dsg 312耦合到相应的位线316，可以经由输出总线(未示出)从位线316读取或写入数据。在一些实施例中，每个nand存储单元串308被配置为通过经由一个或多个dsg线313将选择电压(例如，高于具有dsg 312的晶体管的阈值电压)或取消选择电压(例如，0v)施加到相应的dsg 312和/或通过经由一个或多个ssg线315将选择电压(例如，高于具有ssg 310的晶体管的阈值电压)或取消选择电压(例如，0v)施加到相应的ssg 310而被选择或被取消选择。
53.如图3所示，nand存储单元串308可以被组织为多个存储块304，多个存储块304的每一个可以具有公共sl314(例如，耦合到地)。在一些实施例中，每个存储块304是用于擦除操作的基本数据单位，即，同一存储块304上的所有存储单元306同时被擦除。为了擦除选定存储块中的存储单元306，可以用擦除电压vers(例如，高正电压(例如，20v或更高))偏置耦合到选定存储块以及与选定存储块在同一面中的未选定存储块的源极线314。应当理解，在一些示例中，可以在半存储块级、在四分之一存储块级或者在具有任何合适数量的存储块或存储块的任何合适的分数的级执行擦除操作。相邻nand存储单元串308的存储单元306可以通过字线318耦合，字线318选择存储单元306的哪一行受读取和编程操作的影响。在一些实施例中，每个字线318耦合到存储单元306的存储页320，存储页320是用于编程操作的基本数据单位。以位为单位的一存储页320的大小可以与一个存储块304中由字线318耦合的nand存储单元串308的数量相关。每个字线318可以包括在相应存储页320中的每个存储单元306处的多个控制栅极(栅极电极)以及耦合控制栅极的栅极线。
54.参考图4，图4为根据本技术的一些实施例示出的包括nand存储单元串308的示例性存储单元阵列301的截面的侧视图。如图4所示，nand存储单元串308可以在衬底402上方垂直地延伸穿过存储堆叠层404。衬底402可以包括硅(例如，单晶硅)、硅锗(sige)、砷化镓(gaas)、锗(ge)、绝缘体上硅(soi)、绝缘体上锗(goi)或者任何其他合适的材料。
55.存储堆叠层404可以包括交替的栅极导电层406和栅极电介质层408。存储堆叠层404中的栅极导电层406和栅极电介质层408的对的数量可以确定存储单元阵列301中的存储单元306的数量。栅极导电层406可以包括导电材料，导电材料包括但不限于钨(w)、钴(co)、铜(cu)、铝(al)、多晶硅、掺杂硅、硅化物或其任何组合。在一些实施例中，每个栅极导电层406包括金属层，例如，钨层。在一些实施例中，每个栅极导电层406包括掺杂多晶硅层。每个栅极导电层406可以包括围绕存储单元306的控制栅极，并且可以在存储堆叠层404的顶部处横向地延伸作为dsg线313、在存储堆叠层404的底部处横向地延伸作为ssg线315、或者在dsg线313与ssg线315之间横向地延伸作为字线318。
56.如图4所示，nand存储单元串308包括垂直地延伸穿过存储堆叠层404的沟道结构412。在一些实施例中，沟道结构412包括填充有(一种或多种)半导体材料(例如，作为半导体沟道420)和(一种或多种)电介质材料(例如，作为存储膜418)的沟道孔。在一些实施例中，半导体沟道420包括硅，例如，多晶硅。在一些实施例中，存储膜418是包括隧穿层426、存储层424(又称为“电荷捕获/存储层”)和阻挡层422的复合电介质层。沟道结构412可以具有圆柱形状(例如，柱形状)。根据一些实施例，半导体沟道420、隧穿层426、存储层424和阻挡层422以此顺序从柱的中心朝向柱的外表面径向布置。隧穿层426可以包括氧化硅、氮氧化硅或其任何组合。存储层424可以包括氮化硅、氮氧化硅或其任何组合。阻挡层422可以包括
氧化硅、氮氧化硅、高介电常数(高k)电介质或其任何组合。在一个示例中，存储膜418可以包括氧化硅/氮氧化硅/氧化硅(ono)的复合层。
57.根据一些实施例，如图4所示，阱414(例如，p阱和/或n阱)形成在衬底402中，并且nand存储单元串308的源极端与阱414接触。例如，源极线314可以耦合到阱414，以在擦除操作期间将擦除电压施加到阱414(即，nand存储单元串308的源极)。在一些实施例中，nand存储单元串308还包括在nand存储单元串308的漏极端处的沟道插塞416。应当理解，尽管在图4中未示出，但是可以形成存储单元阵列301的附加部件，附加部件包括但不限于栅极线缝隙/源极触点、局部触点、互连层等。
58.返回参考图3，外围电路302可以通过位线316、字线318、源极线314、ssg线315和dsg线313耦合到存储单元阵列301。外围电路302可以包括任何合适的模拟、数字以及混合信号电路，以用于通过经由位线316、字线318、源极线314、ssg线315和dsg线313将电压信号和/或电流信号施加到每个目标存储单元306以及从每个目标存储单元306感测电压信号和/或电流信号来促进存储单元阵列301的操作。外围电路302可以包括使用金属-氧化物-半导体(mos)技术形成的各种类型的外围电路。例如，图5示出了一些示例性外围电路，外围电路302包括页缓冲器/感测放大器504、列驱动器/位线驱动器506、行驱动器/字线驱动器508、电压发生器510、控制逻辑单元512、寄存器514、接口516和数据总线518。应当理解，在一些示例中，还可以包括图5中未示出的附加外围电路。
59.页缓冲器/感测放大器504可以被配置为根据来自控制逻辑单元512的控制信号从存储单元阵列301读取数据以及向存储单元阵列301编程(写入)数据。在一个示例中，页缓冲器/感测放大器504可以存储要被编程到存储单元阵列301的一个存储页320中的一页编程数据(写入数据)。在另一示例中，页缓冲器/感测放大器504可以执行编程验证操作，以确保数据已经被正确地编程到耦合到选定字线318的存储单元306中。在又一示例中，页缓冲器/感测放大器504还可以感测来自位线316的表示存储在存储单元306中的数据位的低功率信号，并且在读取操作中将小电压摆幅放大到可识别的逻辑电平。列驱动器/位线驱动器506可以被配置为由控制逻辑单元512控制，并且通过施加从电压发生器510生成的位线电压来选择一个或多个nand存储单元串308。
60.行驱动器/字线驱动器508可以被配置为由控制逻辑单元512控制，并且选择/取消选择存储单元阵列301的存储块304并且选择/取消选择存储块304的字线318。行驱动器/字线驱动器508还可以被配置为使用从电压发生器510生成的字线电压来驱动字线318。在一些实施例中，行驱动器/字线驱动器508还可以选择/取消选择并且驱动ssg线315和dsg线313。如下文详细描述的，行驱动器/字线驱动器508被配置为对耦合到(一个或多个)选定字线318的存储单元306执行擦除操作。电压发生器510可以被配置为由控制逻辑单元512控制，并且生成要被供应到存储单元阵列301的字线电压(例如，读取电压、编程电压、通过电压、局部电压、验证电压等)、位线电压和源极线电压。
61.控制逻辑单元512可以耦合到上文描述的每个外围电路，并且被配置为控制每个外围电路的操作。寄存器514可以耦合到控制逻辑单元512，并且包括状态寄存器、命令寄存器和地址寄存器，以用于存储用于控制每个外围电路的操作的状态信息、命令操作码(op码)和命令地址。接口516可以耦合到控制逻辑单元512，并且充当控制缓冲器，以缓冲从主机(未示出)接收的控制命令并且并将其中继到控制逻辑单元512，以及缓冲从控制逻辑单
元512接收的状态信息并且将其中继到主机。接口516还可以经由数据总线518耦合到列驱动器/位线驱动器506，并且充当数据i/o接口和数据缓冲器，以缓冲数据并且将其中继到存储单元阵列301或从存储单元阵列301中继或缓冲数据。
62.参考图6a和图6b，图6a为根据本技术的一些实施例的存储装置的操作方法的流程示意图一，图6b为根据本技术的一些实施例的步进脉冲编程所施加的字线电压的示意时序图一。如图6a和图6b所示，在步进脉冲编程ispp方法中，使用具有不断增加的编程电压vpgm施加至所选定的存储单元的字线。例如，如果选择了用于编程操作的存储页(page)，那么将偏置电压施加至与存储页的存储单元耦合的字线。ispp方法基于步进电压逐步增加字线偏置电压的同时对所选定的存储页进行若干次编程。该步进的幅度(即，每个脉冲相对于前面紧邻的脉冲的增加幅度)在本文中被称为“步长”δv。在具有增加幅度的每个脉冲之间，执行编程验证操作，即施加验证电压vvfy以确认所选定的每个存储单元是否具有达到目标编程状态的阈值电压。ispp方法继续进行，直至存储页中所选定的每个存储单元的阈值电压均达到目标编程状态为止，即存储页中所选定的每个存储单元均通过验证。换句话说，存储页中目标编程状态的验证通过，这里目标编程状态指的是多种编程状态中的任意一种编程状态。
63.仍参考图3和图5，ispp的波形，例如，编程电压vpgm(包括步长δv)和验证电压vvfy，受到外围电路的控制并且被提供到字线驱动器，字线驱动器可以被配置为所选定的字线，并且依次向每个所选定的字线施加对应波形的字线偏置电压，以对存储单元进行编程。
64.如前所述，对于slc而言，每个存储单元可以存储一位数据，每个存储单元可以具有擦除状态p0的阈值电压分布和具有1种编程状态的阈值电压分布。对于mlc而言，每个存储单元可以存储两位数据，每个存储单元可以具有擦除状态p0的阈值电压分布和具有3种编程状态的阈值电压分布。对于tlc而言，每个存储单元可以存储三位数据，每个存储单元可以具有擦除状态p0的阈值电压分布和具有7种编程状态的阈值电压分布。类似地，对于qlc而言，每个存储单元可以存储四位数据，每个存储单元可以具有擦除状态p0的阈值电压分布和15种编程状态的阈值电压分布。
65.参考图6c，图6c为根据本技术的一些实施例示出的存储单元的阈值电压分布的示意图一。如图6c所示，存储单元具有擦除状态p0和多种编程状态(包括pm、pm+1、
……
、pmax)。图6c示出的擦除状态和多种编程状态中，由p0至pmax，存储单元的阈值电压逐渐增加，其中，擦除状态p0对应为最低态存储单元，编程状态pmax对应为最高态存储单元。尽管低态存储单元在通过验证操作后会被抑制编程，但由于当前字线上的有些存储单元需要编程到更高的状态，所以栅极会继续施加更高的编程电压，这些电压在实际的编程过程中会对已经完成编程的低态存储单元造成干扰，尤其最低态存储单元，因为最低态存储单元在整个编程过程中都处于编程抑制状态。
66.需要说明的是，在存储单元完成目标编程状态的编程之后，最低态存储单元的阈值电压分布会发生漂移。这里，目标编程状态指的是多种编程状态中的任意一种编程状态。具体而言，经过其他存储单元编程操作的干扰之后，最低态存储单元的阈值电压会增加，导致最低态存储单元的阈值电压分布与其紧邻的编程状态的阈值电压分布之间的窗口减小，即最低态存储单元的读取窗口减小。
67.有鉴于此，本技术实施例提供一种存储装置的操作方法，通过在编程操作之后，对在编程操作后处于擦除状态的第一存储单元子集，即目标状态为擦除状态的第一存储单元子集执行擦除操作，使得第一存储单元子集的阈值电压分布的上界值降低，以增大读取窗口，提高读取数据的可靠性。
68.这里，第一存储单元子集即为最低态存储单元。第一存储单元子集包括在选定存储单元所在存储页内，目标状态为擦除状态的全部存储单元。
69.参考图7，图7为根据本技术的一些实施例的一种存储装置的操作方法实现流程示意图。如图7所示，本技术实施例提供的存储装置的操作方法，所述存储装置包括存储单元阵列，所述存储单元阵列包括多条字线，每条所述字线对应一个存储单元集，每个所述存储单元集包括多个存储单元，所述方法包括：
70.步骤s701、对所述存储装置中选定字线对应的第一存储单元集执行编程操作，使得所述第一存储单元集中的所述存储单元分别处于擦除状态和多个编程状态中的任意一种状态；
71.步骤s702、在所述编程操作之后，对所述第一存储单元集中的第一存储单元子集执行擦除操作；所述第一存储单元子集为所述第一存储单元集中在编程操作后处于擦除状态的存储单元。
72.这里，所述第一存储单元集也可以称为第一存储单元层，第一存储单元集可以理解为与选定字线耦接的一个存储页中的所有存储单元构成的集合。
73.参考图8a、图8b和图8c，图8a为根据本技术的一些实施例的存储装置的操作方法的流程示意图二，图8b为根据本技术的一些实施例的步进脉冲编程方法所施加的字线电压的示意时序图二，图8c为根据本技术的一些实施例示出的存储单元的阈值电压分布的示意图二。如图8a、图8b和图8c所示，对第一存储单元集中所选定的每个存储单元执行编程操作之后，即第一存储单元集中目标编程状态的验证通过之后，最低态存储单元的阈值电压分布由初始擦除状态漂移至第一擦除状态，对最低态存储单元执行擦除操作，最低态存储单元的阈值电压分布由第一擦除状态变为第二擦除状态。这里，初始擦除状态、第一擦除状态和第二擦除状态可以理解为相应的存储单元的目标状态为擦除状态的存储态，也就是说，此时的初始擦除状态、第一擦除状态和第二擦除状态实质均为擦除状态的一种表现形式。这里，目标编程状态指的是多种编程状态中的任意一种编程状态，即编程状态p1至pmax中任意一种状态。换句话说，对存储单元依次进行编程操作时，最低态存储单元在整个编程过程中始终处于编程抑制状态，在完成目标编程状态的编程操作之后，通过擦除操作对最低态存储单元的阈值电压分布进行调整。
74.仍参考图8c所示，存储单元可以具有初始擦除状态和多种编程状态(包括p1至pmax)中的任意一种状态。在编程过程中，在第一存储单元子集处于初始擦除状态之后，对其他存储单元也依次进行编程操作，受其他存储单元编程操作的干扰之后，第一存储单元子集的阈值电压发生漂移，使得第一存储单元子集由初始擦除状态漂移至第一擦除状态。其中，第一存储单元子集处于受到编程操作干扰之后的第一擦除状态，第一擦除状态的阈值电压分布的上界值大于初始擦除状态的阈值电压分布的上界值。在编程过程结束后，对第一存储单元子集执行擦除操作，使得第一存储单元子集由第一擦除状态变为第二擦除状态，其中，第一擦除状态的阈值电压分布的上界值大于第二擦除状态的阈值电压分布的上
wln+2&above和unsel wln-2&below)。
80.在本技术的一些实施例中，在执行编程操作时，可以使用多步编程法，如两步编程操作的方式，以减少某一个被编程的存储单元对与其相邻的其他未被编程的存储单元造成的编程干扰。
81.这里，多步编程操作可以包括至少一次粗编程操作(coarse program operation)和一次细编程操作(fine program operation)。粗编程操作可以形成粗略的阈值电压分布。细编程操作可以使由粗编程操作形成的阀值电压分布精细地变窄。
82.为了简洁，本技术实施例中以两步编程操作的方式为例进行说明；这里的两步编程操作包括一次粗编程操作和一次细编程操作。
83.如前所述，使用步进脉冲编程方法进行编程，可以在对每个存储单元执行编程操作后执行编程验证操作。当然，也可以在执行一次粗编程操作后执行编程验证操作，以及在执行一次细编程操作后执行编程验证操作。本技术实施例中对于执行编程验证操作的时机和次数不作任何限制。为了简洁，以下本技术实施例提供的存储装置的操作方法中省略描述编程验证操作。
84.在一些具体实施例中，对三维nand型存储装置执行两步编程操作包括：
85.步骤一：对选定字线(wln)和与选定字线相邻的未选定字线(unsel wln+1)执行粗编程操作。
86.步骤二：对选定字线(wln)执行细编程操作。
87.这里，在步骤一中，首先，对处于初始态的选定字线(wln)进行粗编程操作；其中，参考图10a中的分布
①
示出了选定字线(wln)在初始态时的阈值电压分布。这里，初始态可以理解为初始擦除状态。这里，初始态时的选定字线(wln)对应的存储单元的初始阈值电压分布为p0。
88.这里，在对选定字线(wln)执行粗编程操作后，可以根据读入数据使得选定字线(wln)对应的存储单元形成第一阈值电压分布；参考图10a中的分布
②
所示。
89.其中，第一阈值电压分布包括多个编程状态，所述多个编程状态包括第一最低态p1和多个第一编程状态(pm、pm+1
……
pm(max))；第一最低态p1的阈值电压分布相较于初始态p0的阈值电压分布变宽，其展宽为l1。这里，所述展宽可以理解为阈值电压分布变化的程度。这里，第一最低态可以理解为在对选定字线执行粗编程操作后，第一存储单元子集受到干扰由初始擦除状态漂移至第一最低态。需要说明的是，p1相对于p0存在一定的向右移动，这里忽略了该较小的移动。
90.接下来，为了减小对与选定字线相邻的未选定字线(unsel wln+1)的编程干扰，对与选定字线相邻的未选定字线(unsel wln+1)执行粗编程操作。
91.这里，在对与选定字线相邻的未选定字线(unsel wln+1)执行粗编程操作后，选定字线(wln)对应的存储单元形成第二阈值电压分布；参考图10a中的分布
③
所示。
92.其中，第二阈值电压分布包括第二最低态p2和多个第二编程状态(pn、pn+1
……
pn(max))；第二最低态p2的阈值电压分布相较于第一最低态p1的阈值电压分布变宽，其展宽为l2。第二编程状态(pn、pn+1
…
pn(max))分别相较于第一编程状态(pm、pm+1
…
pm(max))中相应的阈值电压分布变宽，其展宽为l3。
93.需要说明的是，第二阈值电压分布为选定字线(wln)对应的存储单元在第一阈值
电压分布的基础上增大阈值电压分布展宽而得到。
94.在步骤二中，对选定字线(wln)执行细编程操作时，通常会采用一个更小的编程步进电压，同时增大细编程的每个态的验证电压。
95.这里，在对选定字线(wln)执行细编程操作后，选定字线(wln)对应的存储单元形成第三阈值电压分布；参考图10a中的分布
④
所示。
96.其中，第三阈值电压分布包括第三最低态p3和多个第三编程状态(pt、pt+1
…
pt(max))；第三最低态p3的阈值电压分布相较于第二最低态p2的阈值电压分布变宽，其展宽为l4。第三编程状态(pt、pt+1
…
pt(max))分别相较于第二编程状态(pn、pn+1
…
pn(max))中相应的阈值电压分布的宽度变窄或者不变。
97.需要说明的是，第三阈值电压分布为选定字线(wln)对应的存储单元在第二阈值电压分布的基础上施加一个更小的编程步进电压而得到的。
98.需要说明的是，第一最低态、第二最低态、第三最低态可以理解为相应的存储单元的目标状态为擦除状态的存储态，也就是说，此时的第一最低态、第二最低态、第三最低态实质均为擦除状态的一种表现形式；而第一编程状态、第二编程状态、第三编程状态可以理解为相应的存储单元的目标状态为某一种编程状态的存储态，该编程状态需要在擦除状态的基础上进一步进行编程。
99.可以理解的是，两步编程操作可以改善在后续编程操作中需要继续执行编程操作的编程状态的编程干扰；但对不再执行编程操作的最低态而言，并没有改善作用。反而，在对选定字线执行编程操作后，额外增加对最低态的编程干扰的次数，使得最低态对应的存储单元的读取窗口更小，参考图10b。
100.基于上述问题中的一个或多个，本技术实施例还提出了一种存储装置的操作方法。图11示出了根据本技术的一些实施例的另一种存储装置的操作方法实现流程示意图，参考图11，所述方法包括：
101.步骤s1101、对所述存储装置中选定字线对应的第一存储单元集执行第一类子编程操作，使得所述第一存储单元集中的所述存储单元分别处于擦除状态和多个编程状态中的任意一种状态；
102.步骤s1102、在对所述第一存储单元集执行第一类子编程操作之后，对所述第一存储单元集中的第一存储单元子集执行擦除操作；
103.步骤s1103、在所述擦除操作之后，对所述第一存储单元集执行第二类子编程操作，以完成对所述第一存储单元集的编程。
104.这里，所述第一存储单元集也可以称为第一存储单元层，第一存储单元集可以理解为与选定字线耦接的一个存储页中的所有存储单元构成的集合。
105.在本技术实施例中，所述存储装置采用分步编程的方法进行编程，这里的所述第一类子编程操作可以理解为前述的粗编程，所述第二类子编程可以理解为前述的细编程。在一些具体示例中，所述分步编程的方法可以分为两步进行编程，此次，所述第一类子编程操作包括一次，所述第二类子编程操作包括一次；在另一些具体示例中，所述用分步编程的方法可以分为三步进行编程，此次，所述第一类子编程操作包括两次，所述第二类子编程操作包括一次。当然所述分步编程的方法还可以分为大于三步进行编程。可以理解的是，这里，采用分步编程方法的存储装置的存储单元一般为存储位数包括多位的存储单元，在采
用分步编程方法进行编程时，具体分的步骤数量也与存储单元的存储位数相关，一般来说，存储位数越高，分的步骤数量可能也会越多。
106.可以理解的是，在采用多步编程法对存储装置中选定字线对应的存储单元集进行编程操作的过程中，每一步的编程均会对存储单元集中目标状态为擦除状态的第一存储单元子集产生影响，使得第一存储单元子集的阈值电压分布变宽，从而对第一存储单元子集的读取窗口减小。基于此，可以在对第一存储单元集执行第二类子编程操作之前，增加对第一存储单元集中目标状态为擦除状态的第一存储单元子集的擦除操作，以减小第一存储单元子集的阈值电压分布宽度，即增加第一存储单元子集的读取窗口。
107.对第一存储单元子集增加的擦除操作，既可以是第一存储单元集每次执行第一类子编程操作之后每次增加相应的擦除操作；也可以是第一存储单元集执行几次第一类子编程操作之后，增加相应的擦除操作；还可以是第一存储单元集执行完所有次第一类子编程操作之后，一起增加相应的擦除操作。
108.在一些具体示例中，在采用两步编程法对存储装置中的存储单元进行编程时，对所述存储装置中选定字线对应的第一存储单元集执行一次第一类子编程操作(粗编程)，之后对第一存储单元集中目标状态为擦除状态的第一存储单元子集执行擦除操作，之后对第一存储单元集执行第二类子编程操作(细编程)，此时，第一存储单元集完成编程操作。
109.在一些具体示例中，在采用大于两步的编程法对存储装置中的存储单元进行编程时，对所述存储装置中选定字线对应的第一存储单元集每执行一次第一类子编程操作(粗编程)后均对第一存储单元集中目标状态为擦除状态的存储单元的第一存储单元子集执行一次擦除操作，在最后一次擦除操作执行完成之后，对第一存储单元集执行第二类子编程操作(细编程)，此时，第一存储单元集完成编程操作。
110.在一些具体示例中，在采用大于两步的编程法对存储装置中的存储单元进行编程时，对所述存储装置中选定字线对应的第一存储单元集每执行了几次(这里，几次为大于一次但小于第一类子编程操作的所有次)第一类子编程操作(粗编程)后，对第一存储单元集中目标状态为擦除状态的第一存储单元子集执行一次擦除操作，在最后一次擦除操作执行完成之后，对第一存储单元集执行第二类子编程操作(细编程)，此时，第一存储单元集完成编程操作。
111.在一些具体示例中，在采用大于两步的编程法对存储装置中的存储单元进行编程时，对所述存储装置中选定字线对应的第一存储单元集执行所有次第一类子编程操作(粗编程)后对第一存储单元集中目标状态为擦除状态的存第一储单元执行一次擦除操作，在擦除操作执行完成之后，对第一存储单元集执行第二类子编程操作(细编程)，此时，第一存储单元集完成编程操作。可以理解的是，该种增加擦除操作的方式不仅可以增加第一存储单元子集的读取窗口，还可以使得编程时间不至于有过多的增长。
112.在一些实施例中，可以采用栅极诱导漏极泄漏电流(gate induced drain leakage，gidl)方法实现只对选定字线对应的存储单元集中处于最低态(即擦除状态或者目标状态为擦除状态)的存储单元执行擦除操作。前已述及，考虑到邻近层编程干扰的问题，在一些实施例中，在对选定字线对应的第一存储单元集执行第一类子编程操作后，穿插对与选定字线相邻的存储单元对应的第二存储单元集执行第一类子编程操作，之后再继续对第一存储单元集执行第二类子编程操作。并且从图10a和图10b中均能看出，在对与选定
字线相邻的存储单元对应的第二存储单元集执行第一类子编程操作同样也会对第一存储单元集中的第一存储单元子集产生影响，即使得第一存储单元子集的阈值电压分布进一步变宽，从而对第一存储单元子集的读取窗口减小。
113.基于此，在一些实施例中，所述方法还包括：
114.在对所述第一存储单元集执行第一类子编程操作之后，对与所述选定字线相邻的字线对应的第二存储单元集执行所述第一类子编程操作；
115.对所述第一存储单元集中的第一存储单元子集执行擦除操作，包括：
116.在对所述第二存储单元集执行所述第一类子编程操作之后，对所述第一存储单元子集执行擦除操作。
117.同时，考虑到在每次执行第一类子编程操作之后，再对第一存储单元集执行擦除操作，会增加编程操作的复杂度，从而不利于编程操作的编程效率。
118.基于此，在一些具体示例中，可以对存储装置中选定字线对应的第一存储单元集以及对与所述选定字线相邻的字线对应的第二存储单元集均执行一次或多次所述第一类子编程操作之后，再对第一存储单元子集执行擦除操作。这样，可以增大第一存储单元子集的读取窗口，不至于增加过多的编程操作的复杂度。
119.具体地，图12示出了根据本技术的一些实施例的又一种存储装置的操作方法实现流程示意图，参考图12，所述方法包括：
120.步骤s1201、对所述存储装置中选定字线对应的第一存储单元集执行第一类子编程操作，使得所述第一存储单元集中的所述存储单元分别处于擦除状态和多个编程状态中的任意一种状态；
121.步骤s1202、在对所述第一存储单元集执行第一类子编程操作之后，对与所述选定字线相邻的字线对应的第二存储单元集执行所述第一类子编程操作；
122.步骤s1203、在对所述第二存储单元集执行所述第一类子编程操作之后，对所述第一存储单元子集执行擦除操作；
123.步骤s1204、在所述擦除操作之后，对所述第一存储单元集执行第二类子编程操作，以完成对所述第一存储单元集的编程。
124.应当理解，图12中所示的步骤并非排他的，也可以在所示操作中的任何步骤之前、之后或之间执行其他步骤；图12中所示的各步骤可以根据实际需求进行顺序调整。
125.这里，所述第一存储单元集也可以称为第一存储单元层，第一存储单元集可以理解为与选定字线耦接的一个存储页中的所有存储单元构成的集合。相应地，所述第二存储单元集也可以称为第二存储单元层，第二存储单元集可以理解为与选定字线相邻的字线耦接的一个存储页中的所有存储单元构成的集合。图13为根据本技术的一些实施例的另一种选定的存储单元在不同编程操作中最低态的阈值电压分布示意图；图14为根据本技术的一些实施例的存储装置的电路示意图；图15为根据本技术的一些实施例的存储装置的操作方法所述施加的电压波形图。下面将结合图13、图14和图15进一步说明如何实现对最低态存储单元进行擦除操作。
126.这里，为了便于描述本技术，以下实施例中以对第一存储单元集和第二存储单元集均执行一次第一类子编程操作为例进行说明。需要说明的是，在本技术其他的具体实施例中，对第一存储单元集和第二存储单元集执行第一类子编程操作的次数可以包括多次。
127.如图14所示，存储装置包括存储单元阵列，存储单元阵列可以包括多个存储块，每个存储块可以包括多个存储单元串，每个存储单元串在衬底(图14中未示出)上方竖直延伸。在本技术实施例中，每个存储单元串包括串联耦合并且竖直堆叠的多个存储单元。每个存储单元串包括上选择晶体管(string selection transistor，sst)、多个存储单元(memory cell，mc)和下选择晶体管(ground selection transistor，gst)，每个存储单元串分别连接到位线bl和阵列共源极acs。上选择晶体管和下选择晶体管可以配置为在读取和编程操作期间激活存储单元串。
128.在本技术实施例中，同一存储块中的存储单元串的下选择晶体管可以通过同一条源极线，即公共源极线(common source line，csl)耦合至地。每个存储单元串可以在其漏极端部耦合至上选择晶体管，并且在其源极端部耦合至下选择晶体管，其中，上选择晶体管位于存储单元和位线之间，下选择晶体管位于存储单元和阵列共源极acs之间。
129.仍参考图14，存储块可以包括多个存储单元串、多条字线、多条位线、多条串选择线、多条地选择线以及公共源极线。存储单元串的数量、字线的数量、位线的数量、串选择线的数量以及地选择线的数量可以根据实施例不同的变化。在本技术实施例中，在垂直于衬底的方向上，位于相同高度的字线可以彼此相连，位于相同高度的串选择线可以彼此分离，位于相同高度的地选择线也可以彼此分离。
130.在本技术实施例中，可以使用栅极诱导漏极泄漏电流方法对最低态存储单元进行擦除。具体地，将沟道中的空穴注入存储层，与存储层内的电子进行中和以实现擦除。本技术实施例中以第一存储单元子集为最低态存储单元为例进行说明。如图14所示，将第一存储单元集对应的字线确定为选定字线，记为sel wl，将存储单元阵列中除第一存储单元集以外的其他存储单元对应的字线确定为未选定字线，记为unsel wl，将不具有存储功能的存储单元的字线确定为虚设字线，即将虚设存储单元集对应的字线确定为虚设字线，记为dummy wl。将第一存储单元子集对应的上选择晶体管确定选定上选择晶体管，将与选定上选择晶体管相连接的串选择线确定为选定串选择线，记为sel ssl，将第一存储单元集中除第一存储单元子集以外的其他存储单元对应的上选择晶体管确定为未选定上选择晶体管，将与未选定上选择晶体管相连接的串选择线确定为未选定串选择线，记为unsel ssl。将第一存储单元子集对应的下选择晶体管确定为选定下选择晶体管，将与选定下选择晶体管相连接的地选择线确定为选定地选择线，记为sel gsl，将第一存储单元集中除第一存储单元子集以外的其他存储单元对应的下选择晶体管确定为未选定下选择晶体管，将与未选定下选择晶体管相连接的地选择线确定为未选定地选择线，记为unsel gsl。将位线分为两部分，一部分是第一存储单元子集对应的位线，记为bl_min，另一部分是第一存储单元集中除第一存储单元子集以外其他存储单元对应的位线，记为bl_other。
131.在步骤s1201中，对所述存储装置中选定字线对应的第一存储单元集执行第一类子编程操作。
132.这里，第一存储单元集为存储装置中选定字线(sel wl)对应的所有存储单元，第一类子编程操包括粗编程操作。
133.其中，在对选定字线(sel wl)对应的所有存储单元执行一次粗编程操作后，选定字线对应的所有存储单元分别处于擦除状态和多个编程状态中的任意一种。
134.换言之，在对选定字线(sel wl)对应的所有存储单元执行一次粗编程操作后，选
定字线(sel wl)对应的所有存储单元中部分存储单元处于擦除状态；另一部分存储单元处于中间编程状态。
135.需要说明的是，选定字线(sel wl)对应的所有存储单元中处于擦除状态的存储单元中的部分存储单元在后续编程中需要再执行编程操作；选定字线(sel wl)对应的所有存储单元中处于擦除状态的存储单元中的部分存储单元在后续编程中不需要再执行编程操作，即这些存储单元的目标状态为擦除状态。这里，第一存储单元集中目标状态为擦除状态的存储单元构成了第一存储单元子集。所述目标状态为存储单元在完成编程操作时需要到达的存储状态。另一部分处于中间编程状态的存储单元也需要被继续编程。
136.此时，第一存储单元子集具有第四阈值电压分布p1'；参考图13中的分布
⑥
所示。需要说明的是，图13中的分布
⑤
示出了处于初始状态的选定字线对应的存储单元的阈值电压分布p0'。
137.这里，选定字线对应的初始状态的存储单元通过第一类子编程操作(即粗编程操作)后，第一存储单元子集的阈值电压宽度增大l5，即增大的展宽为l5，参考图13。
138.在步骤s1202中，对与所述选定字线相邻的字线对应的第二存储单元集执行所述第一类子编程操作。
139.这里，第二存储单元集为与选定字线相邻的字线对应的所有存储单元；第一类子编程操包括粗编程操作。
140.可以理解的是，与选定字线相邻的字线包括两条字线，即unsel wln+1和unsel wln-1，这里，在一些具体示例中，存储装置按照顺序编程法执行编程操作时，unsel wln-1已经完成编程，此时所述与选定字线相邻的字线可以理解为unsel wln+1。当然，在一些具体示例中，存储装置按照逆序编程法执行编程操作时，unsel wln+1已经完成编程，此时所述与选定字线相邻的字线可以理解为unsel wln-1。以下，为了描述的清楚性和简洁性仅以相邻的字线为unsel wln+1为例进行说明。
141.在与选定字线相邻的字线(即unsel wln+1)对应的存储单元(即第二存储单元集)执行一次第一类子编程操作(粗编程操作)之后，其中，第二存储单元集中的部分存储单元处于擦除状态；另一部分存储单元处于中间编程状态。
142.这里，需要说明的是，在对第二存储单元集执行一次第一类子编程操作之后，使得第一存储单元集中处于擦除状态的第一存储单元子集和处于中间编程状态的存储单元的阈值电压分布的宽度均增大。
143.此时，第一存储单元子集具有第五阈值电压分布p2'，参考图13中分布
⑦
所示。这里，相较于第四阈值电压分布，其展宽增大l6。第一存储单元子集的读取窗口进一步降低。
144.在步骤s1203中，对所述第一存储单元子集执行擦除操作。
145.这里，在对第一存储单元子集执行擦除操作后，第一存储单元子集具有第六阈值电压分布p3'，参考图13中分布
⑧
所示。这里，相较于第五阈值电压分布，其展宽减小l7。换言之，对第一存储单元子集执行擦除操作后，第一存储单元集的阈值电压分布减小，其读取窗口增大。
146.需要说明的是，本技术实施例中，为了实现只对选定字线对应的存储单元中处于最低态(即擦除状态或者目标状态为擦除状态)的存储单元执行擦除操作，即只对第一存储单元子集执行擦除操作，本技术实施例采用栅极诱导漏极泄漏电流方法进行擦除，但不限
于此。
147.可以理解的是，栅极诱导漏极泄漏电流进行擦除的过程中，将擦除电压施加到存储单元的控制栅极，同时，保持存储单元串对应的沟道电势，以实现存储单元的擦除。通过对第一存储单元子集执行栅极诱导漏极泄漏电流进行擦除后，第一存储单元子集的阈值电压分布降低。这样，可以增大第一存储单元子集的读取窗口；进而提高存储装置的可靠性。
148.在一些实施例中，对所述第一存储单元集中的第一存储单元子集执行擦除操作，包括：
149.对所述第一存储单元集中的所述第一存储单元子集对应的位线施加擦除电压，对所述第一存储单元集中除所述第一存储单元子集以外的其他存储单元对应的位线施加第一电压；所述第一电压小于所述擦除电压。
150.需要说明的是，对第一存储单元子集执行擦除操作，在开始施加各项电压之前，可以先施加地电压归零；对第一存储单元子集执行擦除操作之后，即，停止施加各项电压之后，也可以施加地电压归零。
151.在第一存储单元子集通过验证之后，即开始对第一存储单元子集执行擦除操作。对第一存储单元子集对应的位线(bl_min)施加擦除电压vers，对除第一存储单元子集以外的其他存储单元对应的位线(bl_other)施加第一电压v1，其中，第一电压v1小于擦除电压vers。
152.这里，对选定字线中最低态存储单元对应的位线(bl_min)施加擦除电压vers，对其余存储单元对应的位线施加低于vers的中间电压，即第一电压v1，如此能够减小不同位线之间的电压差，防止击穿，而且由于中间电压较低，不会在沟道产生比较高的gidl电压，不会对第一存储单元集中除第一存储单元子集以外的其他存储单元产生明显的擦除效果。
153.在本技术的一些实施例中，擦除电压vers可以在大约15v至25v的范围内。在本技术的一些优选实施例中，擦除电压vers可以是大约20v。
154.在本技术的一些实施例中，第一电压v1可以在大约5v至10v的范围内。在本技术的一些优选实施例中，第一电压v1可以是大约10v。
155.在一些实施例中，列驱动器/位线驱动器同时连接于存储装置中第一存储单元集的第一存储单元子集对应的位线(bl_min)和第一存储单元集除第一存储单元子集以外的存储单元对应的位线(bl_other)，因此，可以在对bl_min施加擦除电压vers的同时，可以在bl_other上施加第一电压v1。
156.而行驱动器/字线驱动器连接于存储装置的对应的字线上，也就是说，多个行驱动器与多条字线一一对应，因此，可以单独控制选定字线对应的行驱动器，即仅对选定字线施加电压，而不会对其他未选定的字线产生干扰。
157.在一些实施例中，所述对所述第一存储单元集中的第一存储单元子集对应的位线施加擦除电压，包括：
158.通过随时间升压的方式，使得施加在所述第一存储单元子集对应的位线上的电压上升至所述擦除电压。
159.在一些实施例具体示例中，所述第一存储单元子集对应的位线上的电压随时间均匀上升至所述擦除电压。
160.在一些实施例中，所述方法还包括：
161.在所述第一存储单元集中的第一存储单元子集对应的位线上的电压上升至第一预设电压之后，对与选定上选择晶体管相连接的选定串选择线施加第二电压或者对与选定上选择晶体管相连接的选定串选择线浮置；
162.其中，所述选定上选择晶体管为与所述第一存储单元集中的所述第一存储单元子集对应的上选择晶体管；所述第一预设电压小于所述擦除电压；所述第二电压小于所述擦除电压。
163.仍参考图15，在第一存储单元集中的第一存储单元子集对应的位线(bl_min)上的电压上升至第一预设电压之后，对与选定上选择晶体管相连接的选定串选择线(sel ssl)施加第二电压v2；其中，第二电压v2小于擦除电压vers。
164.这里，为了配合位线端的电压，选定串选择线(sel ssl)在开始阶段需要保持在vss(通常是0v)状态，当第一存储单元子集对应的位线(bl_min)上的电压上升至第一预设电压之后，对选定串选择线(sel ssl)施加第二电压，如此既能够通过gidl实现对第一存储单元子集的擦除，又不至于将(sel ssl)对应的其他存储单元擦除。
165.在本技术的另一些实施例中，为了配合位线端的电压，选定串选择线(sel ssl)在开始阶段需要保持在vss(通常是0v)状态，当第一存储单元子集对应的位线(bl_min)上的电压上升至第一预设电压之后，将选定串选择线(sel ssl)浮置(floating)，即不施加任何电压。需要说明的是，本领域技术人员可以根据需求选择第二电压的值或者选择对选定串选择线(sel ssl)浮置的时刻，以确保既能够通过gidl实现对第一存储单元子集的擦除，又不至于将选定串选择线(sel ssl)对应的其他存储单元擦除。
166.在本技术实施例中，第一预设电压处于擦除电压vers的范围内。可以举例的是，第一预设电压可以是大约8v。
167.在本技术实施例中，第二电压v2小于擦除电压vers。可以举例的是，第二电压v2小于10v。
168.在一些实施例中，所述方法还包括：
169.对所述第一存储单元集中的第一存储单元子集对应的位线施加擦除电压的同时，对与未选定上选择晶体管相连接的未选定串选择线施加第三电压或者对与未选定上选择晶体管相连接的未选定串选择线浮置；
170.其中，所述未选定上选择晶体管为与所述第一存储单元集中除所述第一存储单元子集以外的其他存储单元对应的上选择晶体管；所述第三电压等于所述擦除电压。
171.仍参考图15，对第一存储单元子集对应的位线(bl_min)施加擦除电压vers的同时，对与未选定上选择晶体管相连接的未选定串选择线(unsel ssl)施加第三电压v3；其中，第三电压v3等于擦除电压vers。
172.这里，对未选定串选择线(unsel ssl)施加与擦除电压vers同步的第三电压v3，如此便能够阻止非选定串选择线(unsel ssl)产生gidl，从而避免将未选定串选择线(unsel ssl)对应的存储单元擦除。
173.在本技术的另一些实施例中，还可以将未选定串选择线(unsel ssl)浮置，即不施加任何电压。此时，由于位线与阵列共源极之间的寄生电容，未选定串选择线(unsel ssl)也可以耦合至高电势。
174.在一些实施例中，所述方法还包括：
175.对所述第一存储单元集中的第一存储单元子集对应的位线施加擦除电压的同时，对所述第一存储单元集中的与所述下选择晶体管相连接的地选择线施加第四电压或者对所述第一存储单元集中的与所述下选择晶体管相连接的地选择线浮置；
176.其中，所述第四电压等于所述擦除电压。
177.仍参考图15，对第一存储单元集中的第一存储单元子集对应的位线(bl_min)施加擦除电压vers的同时，对所述第一存储单元集中的与所述下选择晶体管相连接的地选择线施加第四电压v4；其中，第四电压v4等于所述擦除电压。这里，地选择线包括选定地选择线(sel gsl)和未选定地选择线(unsel gsl)。
178.这里，对未选定串选择线(unsel ssl)施加与擦除电压vers同步的第四电压，如此便能够阻止擦除载流子(即，空穴)从存储单元串对应的下选择晶体管流向存储单元串对应的阵列共源极acs。
179.仍参考图15，在开始对所述第一存储单元子集对应的位线进行所述升压时，将阵列共源极acs浮置，即不施加任何电压。
180.在本技术的另一些实施例中，还可以将选定地选择线(sel gsl)和未选定地选择线(unsel gsl)浮置，即不施加任何电压。此时，地选择线受到沟道电压的影响，地选择线的电压可以被耦合至擦除电压vers。
181.在一些实施例中，所述方法还包括：
182.在所述第一存储单元集中的第一存储单元子集对应的位线上的电压上升至第二预设电压之后，对所述存储单元阵列中除所述第一存储单元集以外的其他存储单元的字线和虚设存储单元集的虚设字线均施加第五电压或者对所述第一存储单元集中除所述第一存储单元子集以外的其他存储单元的字线和虚设存储单元集的虚设字线浮置；
183.其中，所述第二预设电压小于所述擦除电压；所述第五电压小于所述擦除电压。
184.仍参考图15，在第一存储单元集中的第一存储单元子集对应的位线(bl_min)上的电压上升至第二预设电压之后，对所述存储单元阵列中除所述第一存储单元集以外的其他存储单元的字线(unsel wl)和虚设存储单元集的虚设字线(dummy wl)施加第五电压v5；其中，第五电压v5小于擦除电压vers。
185.这里，可以对第一存储单元子集的字线(sel wl)施加接地电压vss，即0v；对未选定字线(unsel wl)和虚设字线(dummy wl)施加第五电压v5。
186.这里，还可以在第一存储单元子集对应的位线(bl_min)上的电压上升至第二预设电压之后，将未选定字线(unsel wl)和虚设字线(dummy wl)浮置，即不施加任何电压。此时，由于位线与共源极之间的寄生电容，未选定字线(unsel wl)也可以耦合上升至电压vh。在本技术实施例中，电压vh可以具有接近擦除电压vers的大小。
187.这里，将未选定字线(unsel wl)和虚设字线(dummy wl)设置为浮置状态，一方面可以使得存储装置中产生栅极诱导漏极泄漏电流，另一方面，第一存储单元子集连接的串选择线(sel ssl)对应的存储单元不能被该栅极诱导漏极泄漏电流擦除。
188.在本技术实施例中，第二预设电压大于第一预设电压，第一预设电压和第二预设电压均处于擦除电压vers的范围内。可以举例的是，第一预设电压可以是大约8v，第二预设电压可以是大约10v。
189.在本技术实施例中，第五电压v5小于擦除电压vers。可以举例的是，第五电压v5小
于15v。
190.在步骤s1204中，在所述擦除操作之后，对所述第一存储单元集执行第二类子编程操作，以完成对所述第一存储单元集的编程。
191.这里，第二类子编程操作为细编程操作。
192.其中，在对第一存储单元集执行第二类子编程操作后，第一存储单元子集具有第七阈值电压分布p4'，参考图13中分布
⑨
所示。这里，相较于第六阈值电压分布，其展宽增大l8。
193.换言之，对第一存储单元子集执行擦除操作后，第一存储单元子集的阈值电压分布减小，其读取窗口增大；使得第一存储单元集执行粗编程操作时的可靠性增大；进而提高了存储装置的可靠性。
194.在一些实施例中，所述方法还包括：
195.在执行所述擦除操作后不执行擦除验证操作。
196.可以理解的是，执行擦除操作后，最低态存储单元的读取窗口增大；基于此，无需再执行对最低态存储单元的擦除验证操作。
197.可以理解的是，在采用多步编程法对存储装置中选定字线对应的存储单元集进行编程操作的过程中，每一步的编程均会对存储单元集中目标状态为擦除状态的第一存储单元子集产生影响，使得第一存储单元子集的阈值电压分布变宽，从而对第一存储单元子集的读取窗口减小。基于此，在本技术的各实施例中，通过在对第一存储单元集执行第二类子编程操作之前，增加对第一存储单元集中目标状态为擦除状态的第一存储单元子集的擦除操作，以减小第一存储单元子集的阈值电压分布宽度，从而增大第一存储单元子集的读取窗口，进而提高存储装置的可靠性。
198.本技术实施例还提供一种存储装置，所述存储装置包括：
199.存储单元阵列，所述存储单元阵列包括多条字线，每条所述字线对应一个存储单元集，每个所述存储单元集包括多个存储单元；以及
200.耦合至所述存储单元阵列的外围电路，所述外围电路被配置为：
201.对所述存储装置中选定字线对应的第一存储单元集执行编程操作，使得所述第一存储单元集中的所述存储单元分别处于擦除状态和多个编程状态中的任意一种状态；
202.在所述编程操作之后，对所述第一存储单元集中的第一存储单元子集执行擦除操作；所述第一存储单元子集为所述第一存储单元集中在编程操作后处于擦除状态的存储单元。
203.这里，存储单元具有擦除状态和多种编程状态(包括pm、pm+1、
……
、pmax)，由pm至pmax，存储单元的阈值电压逐渐增加，其中，擦除状态对应为最低态存储单元，编程状态pmax对应为最高态存储单元。在编程过程中，在第一存储单元子集处于初始擦除状态之后，对其他存储单元也依次进行编程操作，受其他存储单元编程操作的干扰之后，第一存储单元子集的阈值电压发生漂移，使得第一存储单元子集由初始擦除状态漂移至第一擦除状态。这里，第一存储单元子集即为最低态存储单元。
204.换言之，在目标编程状态的验证通过之后，第一存储单元子集由初始擦除状态漂移至第一擦除状态。通过对第一存储单元子集执行擦除操作，使得第一存储单元子集由第一擦除状态变为第二擦除状态。其中，第一擦除状态的阈值电压分布的上界值大于第二擦
除状态的阈值电压分布的上界值。
205.在本技术的一些实施例中，所述外围电路还被配置为：
206.对所述存储装置中选定字线对应的第一存储单元集执行第一类子编程操作；
207.在所述第一类子编程操作之后，对所述第一存储单元集中的第一存储单元子集执行擦除操作；
208.在所述擦除操作之后，对所述第一存储单元集执行第二类子编程操作，以完成对所述第一存储单元集的编程。
209.在本技术的一些实施例中，所述外围电路还被配置为：
210.在对所述第一存储单元集执行第一类子编程操作之后，对与所述选定字线相邻的字线对应的第二存储单元集执行所述第一类子编程操作；
211.在对所述第二存储单元集执行所述第一类子编程操作之后，对所述第一存储单元子集执行擦除操作。
212.在本技术的一些实施例中，所述外围电路具体被配置为：对所述第一存储单元集中的第一存储单元子集对应的位线施加擦除电压，对所述第一存储单元集中除所述第一存储单元子集以外的其他存储单元对应的位线施加第一电压；所述第一电压小于所述擦除电压。
213.在本技术的一些实施例中，每个所述存储单元阵列包括多个存储单元串，每个所述存储单元串包括上选择晶体管、多个所述存储单元和下选择晶体管，每个所述存储单元串分别连接到位线和共源极；
214.所述外围电路具体被配置为：在所述第一存储单元集中的第一存储单元子集对应的位线上的电压上升至第一预设电压之后，对与选定上选择晶体管相连接的选定串选择线施加第二电压或者对与选定上选择晶体管相连接的选定串选择线浮置；
215.其中，所述选定上选择晶体管为与所述第一存储单元集中的所述第一存储单元子集对应的上选择晶体管；所述第一预设电压小于所述擦除电压；所述第二电压小于所述擦除电压。
216.在本技术的一些实施例中，所述外围电路具体被配置为：对所述第一存储单元集中的第一存储单元子集对应的位线施加擦除电压的同时，对与未选定上选择晶体管相连接的未选定串选择线施加第三电压或者对与未选定上选择晶体管相连接的未选定串选择线浮置；
217.其中，所述未选定上选择晶体管为与所述第一存储单元集中除所述第一存储单元子集以外的其他存储单元对应的上选择晶体管；所述第三电压等于所述擦除电压。
218.在本技术的一些实施例中，所述外围电路具体被配置为：对所述第一存储单元集中的第一存储单元子集对应的位线施加擦除电压的同时，对所述第一存储单元集中的与所述下选择晶体管相连接的地选择线施加第四电压或者对所述第一存储单元集中的与所述下选择晶体管相连接的地选择线浮置；
219.其中，所述第四电压等于所述擦除电压。
220.在本技术的一些实施例中，所述外围电路具体被配置为：在所述第一存储单元集中的第一存储单元子集对应的位线上的电压上升至第二预设电压之后，对所述存储单元阵列中除所述第一存储单元集以外的其他存储单元的字线和虚设存储单元集的虚设字线均
施加第五电压或者对所述存储单元阵列中除所述第一存储单元集以外的其他存储单元的字线和虚设存储单元集的虚设字线浮置；
221.其中，所述第二预设电压小于所述擦除电压；所述第五电压小于所述擦除电压。
222.在本技术的一些实施例中，所述第二预设电压大于所述第一预设电压。
223.本技术实施例还提供一种存储系统，包括控制器和上述技术方案中所述的存储装置；所述控制器耦合至所述存储装置，且用于控制所述存储装置。
224.在本技术的一些实施例中，所述存储系统包括固态硬盘或者存储卡。
225.需要说明的是，本技术实施例所述的存储系统包括但不限于固态硬盘。
226.在一些实施例中，所述控制器可以包括用于控制相变存储器执行读取操作、写入操作、擦除操作等各种操作的整体控制器件。例如，中央处理器(central processing unit，cpu)、可以实现校验纠错的差错检测和修正算法(error checking and correcting，ecc)电路以及其他主要与逻辑运算相关的元件等。
227.这里，所述控制器可以用于控制所述存储装置执行擦除、读取或者写操作，并对所述存储装置中发出或接收的指令进行译码、解析或运算。
228.本技术提供了一种存储装置及其操作方法、包括存储装置的存储系统。所述存储装置包括存储单元阵列，所述存储单元阵列包括多条字线，每条所述字线对应一个存储单元集，每个所述存储单元集包括多个存储单元，所述方法包括：对所述存储装置中选定字线对应的第一存储单元集执行编程操作，使得所述第一存储单元集中的所述存储单元分别处于擦除状态和多个编程状态中的任意一种状态；在所述编程操作之后，对所述第一存储单元集中的第一存储单元子集执行擦除操作；所述第一存储单元子集为所述第一存储单元集中在编程操作后处于擦除状态的存储单元。本技术提供的存储装置的操作方法中，通过在编程操作之后，对在编程操作后处于擦除状态的第一存储单元子集，即目标状态为擦除状态的第一存储单元子集执行擦除操作，使得第一存储单元子集的阈值电压分布的上界值降低，以增大读取窗口，提高读取数据的可靠性。
229.需要说明的是，以上存储装置的描述，与上述存储装置的操作方法实施例的描述是类似的，具有同存储装置的操作方法实施例相似的有益效果，因此不做赘述。对于本公开实施例存储装置中未披露的技术细节，请参照本公开实施例中存储装置的操作方法的描述而理解。
230.应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本技术的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本技术的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本技术实施例的实施过程构成任何限定。上述本技术实施例序号仅仅为了描述，不代表实施例的优劣。
231.以上所述仅为本技术的优选实施方式，并非因此限制本技术的专利范围，凡是在本技术的发明构思下，利用本技术说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本技术的专利保护范围内。