下降沿触发延迟计数器及方法
【技术领域】
[0001]本发明涉及半导体DRAM存储器设计领域，具体涉及一种下降沿触发延迟计数器。
【背景技术】
[0002]计算机以及各种电子设备广泛的应用于现代生活的各个方面，对内存产品(DRAM存储器)需求越来越大。人们对速度要求越来越快，存储器的时钟就越来越小。所以噪声对产品性能的影响越来越大。本发明提出的下降沿触发的延迟计数器可以最大程度的消除噪声的影响。
[0003]计算机以及各种电子设备广泛的应用于现代生活的各个方面，对内存产品(DRAM存储器)需求越来越大。人们对速度要求越来越快，存储器的时钟就越来越小。所以噪声对产品性能的影响越来越大。
[0004]存储器的延迟计数器是用来实现存储器的读指令的。每当一个读指令，用户期望在一个固定延迟周期(用户可以配置)后的时钟上升沿得到期望的数据，如图1所示，用户配置的延长周期为6。
[0005]为了实现读操作，DRAM存储器一般分3步完成:
[0006]Step A:存储器接受外部读指令，产生内部时钟(clk_rcv)，内部时钟和外部时钟elk上升沿的延迟为δ0;
[0007]Step B:利用内部时钟上升沿计数
[0008]Step C:在计数器结束输出数据，从内部时钟上沿到数据有效的时间为δ I
[0009]如图2所示，有2个显而易见的问题:
[0010]1、输出数据无法与外部时钟对齐；
[0011]2、随着时钟周期越来越小，内部延迟(δ0+δ1)有可能大于一个时钟周期，如图2数据有可能在第5/6/7...个时钟周期出现
[0012]为了解决上述问题，DRAM存储器引入数字延迟锁相环DLL，产生clk_rcv上升沿的一个延迟时钟clk_dll，延迟时钟clk_dll上沿比外部时钟elk的相位提前δ 1，如图3所示，如果数字延迟锁相环DLL产生的延迟时钟clk_dll和内部时钟clk_rcv的延迟δ dll =N*Tck-( δ 0+ δ I)，这样由延迟时钟clk_dll上沿输出的数据和外部时钟就能够完全对齐。
[0013]如图4所示，如果fb= δ 0+δ 1，那么clk_fb和clk_rcv相位就完全对齐了。
[0014]DRAM延迟计数器利用δ fb延迟电路产生一个hold信号用来保证输出指针到输入指针的时序关系。每当用户设定DRAM延迟周期之后，hold信号就会周期性的出现以保证随着电压/温度/工艺的变化输出指针(output pointer)到输入指针(input pointer)的相位关系不会错误，如图5所示。
[0015]传统延迟计数器使用clk_fb(clk_dll经过δ fb延迟电路后的输出)上沿的一个固定延迟去采样读指令。如图6所示。
[0016]clk_fb_ δ是clk_fb的一个固定延迟用来采样内部读指令(经过DRAM接受器后的读指令)。为了正确地采样clk_fb_S和内部读指令必须保证足够的建立时间Ts和保持时间Th，Ts+Th =时钟周期。所以clk_fb_5和clk_fb的延迟决定Ts。Ts的大小不会随着时钟频率变化，而DRAM存储器为了达到高频要求，Ts的值是由最高设计频率决定，一般等于0.5*最小时钟周期。
[0017]这样在低频应用时，由于建立时间Ts的大小不变导致系统的噪声不能过大。如果存储器设计最小时钟周期为1ns，那么在低频应用比如1ns场合，最大噪声还是必须小于0.5*lns，从而导致DRAM存储器的抗噪声能力大大的受到限制。
【发明内容】
[0018]为了解决现有的DRAM存储器的抗噪声能力受限的技术问题，本发明提供一种下降沿触发延迟计数器。
[0019]本发明的技术解决方案:
[0020]一种下降沿触发延迟计数器，包括δ fb反馈延迟电路、输入计数器、输出计数器以及FIFO，其特殊之处在于:所述输入计数器用于对δ fb反馈延迟电路输出的clk_fb的下降沿进行计数，输出输入指针。
[0021]上述δ fb反馈延迟电路用于产生用于对延迟时钟clk_dll进行处理产生hold信号。
[0022]一种下降沿触发延迟计数方法，其特殊之处在于:包括以下步骤:
[0023]I】延迟时钟信号经过fb反馈延迟电路延迟输出信号clk_fb ;
[0024]2】输入计数器对信号clk_fb的计数器进行计数，输出输入指针；
[0025]3】经过FIFO输出延迟计数后的读指令。
[0026]本发明所具有的优点:
[0027]本发明利用clk_fb的下降沿采样内部读指令，那么Ts = Th = 0.5*Tck，其大小随着系统时钟变化而变化，从而实现抗噪声能力最大化。
【附图说明】
[0028]图1为DRAM存储器读指令操作示意图；
[0029]图2为读指令分解不意图；
[0030]图3为读指令分解图二；
[0031]图4为DLL基本原理不意图；
[0032]图5为延迟计数器基本示意图；
[0033]图6为传统延迟计数器采样读指令；
[0034]图7为下降沿延迟计数器工作示意图；
[0035]图8为下降沿延迟计数器结构示意图。
【具体实施方式】
[0036]clk_fb_ δ是clk_fb的一个固定延迟用来采样内部读指令。为了正确地采样clk_fb_5和内部读指令必须保证足够的建立时间Ts和保持时间Th，Ts+Th =时钟周期。所以clk_fb_ δ和clk_fb的延迟决定Ts。Ts的大小不会随着时钟频率变化，而DRAM存储器为了达到高频要求，Ts的值是由最高设计频率决定，一般等于0.5*最小时钟周期。
[0037]如图8所示，本发明提出利用clk_fb的下降沿采样内部读指令。如图7所示。利用clk_fb的下降沿采样内部读指令，那么Ts = Th = 0.5*Tck。其大小随着系统时钟变化而变化。从而实现抗噪声能力最大化。Sfb反馈延迟电路用于产生用于对延迟时钟clk_dll进行处理产生hold信号。
[0038]一种下降沿触发延迟计数方法，包括以下步骤:
[0039]I】延迟时钟信号经过fb反馈延迟电路延迟输出信号clk_fb ;
[0040]2】输入计数器对信号clk_fb的计数器进行计数，输出输入指针；
[0041]3】经过FIFO输出延迟计数后的读指令。
【主权项】
1.一种下降沿触发延迟计数器，包括δ fb反馈延迟电路、输入计数器、输出计数器以及FIFO，其特征在于:所述输入计数器用于对δ fb反馈延迟电路输出的clk_fb的下降沿进行计数，输出输入指针。
2.根据权利要求1所述的下降沿触发延迟计数器，其特征在于:所述δfb反馈延迟电路用于产生用于对延迟时钟clk_dll进行处理产生hold信号。
3.—种下降沿触发延迟计数方法，其特征在于:包括以下步骤: I】延迟时钟信号经过fb反馈延迟电路延迟输出信号clk_fb ; 2】输入计数器对信号clk_fb的计数器进行计数，输出输入指针； 3】经过FIFO输出延迟计数后的读指令。
【专利摘要】本发明涉及下降沿触发延迟计数器及方法，包括δfb反馈延迟电路、输入计数器、输出计数器以及FIFO，所述输入计数器用于对δfb反馈延迟电路输出的clk_fb的下降沿进行计数，输出输入指针。为了解决现有的DRAM存储器的抗噪声能力受限的技术问题，本发明利用clk_fb的下降沿采样内部读指令，那么Ts＝Th＝0.5*Tck，其大小随着系统时钟变化而变化，从而实现抗噪声能力最大化。
【IPC分类】G11C11-4063
【公开号】CN104658594
【申请号】CN201510052159
【发明人】亚历山大
【申请人】西安华芯半导体有限公司
【公开日】2015年5月27日
【申请日】2015年1月30日