一种通过调整SONOS字线读电压增加flash窗口的方法
【技术领域】
[0001]本发明涉及半导体集成电路制造工艺领域领域，特别是涉及一种通过调整S0N0S [以0N0(氧化硅/氮化硅/氧化硅)为存储介质的闪存存储器]字线读电压增加 flash(闪存） 窗口的方法。
【背景技术】
[0002] 目前存储器都普遍存在因为工艺差异造成的存储器件VT(阈值电压）窗口漂移的 现象，这种差异可以存在于一片晶圆内，一个批次内，甚至一个平台内。由于一个平台的测 试条件是既定的，正常情况下不会因为平台内的某个晶圆存储器件VT窗口漂移而作调整。 那么，为了兼顾平台内产品正常存在的存储器件VT窗口漂移，平台设计时就要考虑到最差 的情况，大大增加设计难度以及影响成品良率。
【发明内容】
[0003] 本发明要解决的技术问题是提供一种通过调整S0N0S字线读电压增加 flash窗口 的方法，能够优化flash产品因为工艺波动导致的窗口漂移的情况。
[0004] 为解决上述技术问题，本发明的通过调整S0N0S字线读电压增加 flash窗口的方 法，包括如下步骤：
[0005] 步骤1，使用测试程序对所有芯片进行VTP(S0N0S管在写入状态时的VT)变化范围 的测试；
[0006] 步骤2,使用测试程序对所有芯片进行VTE(S0N0S管在擦除状态时的VT)变化范围 的测试；
[0007] 步骤3，按照不同的VTE范围进行区间分组，将VTE变化范围落入对应区间分组的芯 片分入该组；
[0008] 步骤4,分别对不同的区间分组进行相应不同的S0N0S字线读电压调整或者不调 整，重新读取新的S0N0S字线读电压，使所有分组的芯片的VTE值都向同一数值靠拢，分布收 敛；
[0009] 步骤5,重新使用测试程序对所有芯片进行VTP变化范围的测试；
[0010] 步骤6,重新使用测试程序对所有芯片进行VTE变化范围的测试。
[0011] 本发明通过调整S0N0S字线读操作电压来增加 flash窗口，能够优化flash产品因 为工艺波动导致的窗口漂移的情况。例如在S0N0S结构的存储器平台中，由于晶圆在生长 0N0(oxide-nitride_oxide氧化层-氮化层-氧化层)时分布在炉管的不同位置以及同一枚 晶圆中心和边缘存在温度等因素的差异，导致不同的芯片拥有不同的flash窗口，影响 flash的整体窗口和良率。本发明可以将窗口漂移问题很好的解决从而提升产品良率。
【附图说明】
[0012]下面结合附图与【具体实施方式】对本发明作进一步详细的说明：
[0013]图1是同一产品的N个不同芯片所对应的VTP/VTE分布图；
[0014]图2是应用本发明后，不同芯片间的VTP/VTE分布图；
[0015]图3是2Τ S0N0S存储器的一个基本存储单元结构图；
[0016]图4是所述通过调整S0N0S字线读电压增加 flash窗口的方法流程图。
【具体实施方式】
[0017]所述通过调整S0N0S字线读电压增加 flash窗口的方法，能应用于S0N0S结构的存 储器平台中（结合图3)。该S0N0S存储器产品通过对比参考电流来判断逻辑的"Γ与"0"。读 操作时S0N0S字线上的电压在一定范围内可调整，并且这种调整是非挥发性的（参见下表）。 [0018]
[0019] 图4是所述通过调整S0N0S字线读电压增加 flash窗口的方法流程图，在S0N0S存储 器平台原有的测试程序中加入了如虚线框内新的判断与调整部分，通过测试程序将符合不 同特定条件的芯片分为不同的组，并对各组做读操作时S0N0S字线电压的调整，从而使各组 的窗口趋于一致。图4中的"Msrts"即分组，表示对符合这个判断句内容的已归类一组。
[0020] 结合图4所示，所述通过调整S0N0S字线读电压增加 flash窗口的方法具体的实现 方式如下：
[0021 ]在原有的存储器件VT测试后增加判断语句，如果某芯片存储器件VT值介于某一个 区间内，则对该芯片的S0N0S字线读操作电压进行调整或保持该电压不变。
[0022]例如，以0.13μπι节点的S0N0S结构存储器为例，在正常测试VTE后，增加判断语句， 对VTE〈-600mV的芯片的S0N0S字线读操作电压降低lOOrnV;对于VTE介于-500mV和-600mV之 间的芯片的S0N0S字线读操作电压降低50mV;对于VTE>-500mV的芯片不做调整。这样所有的 芯片最终的VTE都向-500mV靠拢，分布收敛，f lash VT窗口变大。
[0023]图1是同一产品的N个不同芯片所对应的VTP/VTE分布，那么该产品的存储器件VT 窗口大小为:最差的VTP即芯片N的VTP减去最差的VTE即芯片1的VTE。
[0024]图2是为应用所述通过调整S0N0S字线读电压增加 flash窗口的方法后，不同芯片 间的VTP/VTE分布趋于一致后，该产品的flash窗口得到了很大的提升。
[0025]图3为2T S0N0S存储器的一个基本存储单元。它包含一个S0N0S存储管，一个选择 管，五个端子，通过读操作时源线端电流与参考电流做对比判断该基本存储单元的存储内 容。
[0026]以上通过【具体实施方式】对本发明进行了详细的说明，但这些并非构成对本发明的 限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也 应视为本发明的保护范围。
【主权项】
1. 一种通过调整SONOS字线读电压增加 flash窗口的方法，其特征在于，包括如下步骤： 步骤1，使用测试程序对所有芯片进行VTP变化范围的测试； 步骤2，使用测试程序对所有芯片进行VTE变化范围的测试； 步骤3,按照不同的VTE范围进行区间分组，将VTE变化范围落入对应区间分组的芯片分 入该组； 步骤4,分别对不同的区间分组进行相应不同的S0N0S字线读电压调整或者不调整，并 重新读取调整后的S0N0S字线读电压，使所有分组的芯片的VTE值都向同一数值靠拢，分布 收敛； 步骤5，重新使用测试程序对所有芯片进行VTP变化范围的测试； 步骤6，重新使用测试程序对所有芯片进行VTE变化范围的测试。2. 如权利要求1所述的方法，其特征在于:步骤4所述S0N0S字线读电压调整是在一定范 围内进行调整，并且这种调整是非挥发性的。3. 如权利要求1所述的方法，其特征在于：S0N0S通过对比参考电流来判断逻辑T与 "0，，。
【专利摘要】本发明公开了一种通过调整SONOS字线读电压增加flash窗口的方法，步骤1，使用测试程序对所有芯片进行VTP变化范围的测试；步骤2，使用测试程序对所有芯片进行VTE变化范围的测试；步骤3，按照不同的VTE范围进行区间分组，将VTE变化范围落入对应区间分组的芯片分入该组；步骤4，分别对不同的区间分组进行相应不同的SONOS字线读电压调整或者不调整，重新读取新的SONOS字线读电压，使所有分组的芯片的VTE值都向同一数值靠拢，分布收敛；步骤5，重新使用测试程序对所有芯片进行VTP变化范围的测试；步骤6，重新使用测试程序对所有芯片进行VTE变化范围的测试。本发明能够优化flash产品因为工艺波动导致的窗口漂移的情况。
【IPC分类】G11C29/08, G11C16/30
【公开号】CN105679368
【申请号】CN201610024791
【发明人】刘凯, 张可钢, 陈华伦
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2016年6月15日
【申请日】2016年1月15日