专利名称：大信道宽度的磁性随机存取内存排列选择晶体管的制作方法
技术领域：
本发明系有关于一种磁性随机存取内存(MRAM)排列，其具有复数磁性信道接面(MTJ)内存胞元，其系以矩阵方式提供于一内存胞元数组中、并在各情况中放置于位线路，其系沿着该内存胞元数组之一第一方向进行，及电路板线路之间，具有数字线路，其系排列于远离该等磁性信道接面(MTJ)内存胞元之一距离、并逐列对齐于后者及沿着该内存胞元数组之一第二方向延伸，其中，该第二方向系大致垂直该第一方向，且具有选择或隔离晶体管，其系连接至该等电路板线路，其闸极端系连接至字符线路、并使其源极-汲极路径放置于该等电路板线路及参考地点电位(地点)之间。
第3图系表示一个磁性信道接面(MTJ)内存胞元1，其系放置于一位线路BL及一电路板线路PL之间、并包括一软磁性层WML、一信道阻层TB、及一硬磁性层HML。该软磁性层WML之磁化方向系可供调整、且该硬磁化层HML之磁化方向系固定的，其系分别利用第3图之一双箭头2表示该软磁性层WML、并利用一向左箭头3表示该硬磁性层HML。
一数字线路D系位于该磁性信道接面(MTJ)内存胞元1下方、并利用某种方式与后者及与该电路板线路PL电性隔离，藉以传送产生一磁场之一程序电流Ih。该程序电流Ih系与一程序电流Io互动，其系可以流经该位线路BL、并产生一磁场Ho。该两程序电流Ih及Io之至少一电流方向必须可逆转。
该电路板线路PL系，经由一连接线路C，连接至一选择或隔离晶体管T，其闸极系连接至一字符线路WL、并使其源极-汲极路径放置于该连接线路C及参考地点电位(地点)之间。
在该位线路BL及该电路板线路PL之间，该磁性信道接面(MTJ)内存胞元1在该软磁性层WML及该硬磁性层HML具有平行磁化方向时之电阻系低于该等磁性层具有非平行方向时之电阻。因此，具有平行磁化方向之状态系评定为数值”1”，举例来说，倘若具有非平行磁化方向之状态系指定为数值”0”。不言可喻，该等状态之相反评定亦是可能的。
为写入该磁性信道接面(MTJ)内存胞元1，程序电流Io及Ih系沿着某个方向传送经过该位线路BL及该数字线路D，藉以使该等磁场Ho及Hh能够将该软磁性层WML之磁化方向设定为与该硬磁性层HML之磁化方向平行或非平行。在写入操作期间，该选择晶体管T系关闭，藉以在，举例来说，一加强模式之N信道金氧半晶体管之情况中，施加一电位”0”至其闸极，亦即该字符线路WL。
第4图系表示第3图之该磁性信道接面(MTJ)内存胞元1系如何进行读取。为达此目的，该选择晶体管T系开启、且一感应电流Is系传送经过该位线路BL、该电路板线路PL、该连接线路C、及该晶体管T。根据该电流Is之振幅，其系确定于该位线路BL之输入，该内存内容系评定为”1”或”0”。
第5图系表示一内存胞元数组，其具有磁性信道接面(MTJ)内存胞元1于位线路B1、B2及数字线路D1、D2、D3之间，其中，各磁性信道接面(MTJ)内存胞元1系指派一选择晶体管T、且该等选择晶体管之闸极系利用字符线路W1、W2、W3逐列彼此连接。
第6图系表示一内存胞元数组之平面图，其具有第5图所示类型之数字线路D1至D4、位线路B1至B3、及字符线路W1至W4，其中，该图式仅在各情况中表示一额外数字线路D4、一额外位线路B3、及一额外字符线路W4。倘若利用各种技术可以达到之最小特征大小系表示为F2，则由第6图可知覆盖两位之一单位胞元系具有一面积要求12F2，藉以使各内存胞元具有一胞元大小6F2。在这种情况中，各选择晶体管之信道宽度系表示为F，如该连接线路C，其导致个别字符线路W1至W4之一地点扩散区域(GD)，之指派可知。汲极区域及源极区域系分别加入该地点扩散区域(GD)、该个别连接线路C下方及相对该个别连接线路C之对应字符线路侧边之区域。
一磁性随机存取内存(MRAM)排列应该能够尽可能快速地写入及读取，也就是说，具有一小内部电阻。
有鉴于此，本发明之主要目的便是提供一种磁性随机存取内存(MRAM)排列，其中，该内部电阻系配合一内存胞元之最少可能面积要求(也就是说，利用最多6F2之一面积要求)加以缩小。
在上述类型之一磁性随机存取内存(MRAM)排列之例子中，本发明之上述及其它目的系基于下列原理达成，亦即在各种情况中，指派一选择晶体管至复数磁性信道接面(MTJ)内存胞元，藉以使其信道宽度能够利用设置之磁性信道接面(MTJ)内存胞元数目决定。在这种情况中，一选择晶体管亦可以设置于复数内存胞元。
在根据本发明之磁性随机存取内存(MRAM)排列中，一地点扩散区域最好能够指派至一个别选择晶体管。在这种情况中，该地点扩散区域可以利用指状方式、延伸于个别电路板线路下方、或大致上全部呈现矩形。
最后，在根据本发明之磁性随机存取内存(MRAM)排列中，该等电路板线路、及该等个别电路板线路及关连选择晶体管间之该等连接线路最好能够利用复晶硅组成。不言可喻，然而，这些线路亦可以利用其它材料组成。这些位线路最好能够利用铜组成。另外，这些磁性信道接面(MTJ)胞元则可以利用习知方式构成。
在根据本发明之磁性随机存取内存(MRAM)排列中，该选择晶体管之信道宽度系可以相当程度地增加。这表示该内部电阻可以减少，藉以降低功率损耗、并确保快速地写入及读取。根据本发明之磁性随机存取内存(MRAM)排列，空间损耗将不会发生。
本发明之基本概念系，复数磁性信道接面(MTJ)内存胞元仅指派单一选择晶体管，藉此，该选择晶体管之信道宽度便可以减少，且该内部电阻亦可以降低。本发明系参考所附图
式，配合较佳实施例详细说明如下，其中第1图系表示根据本发明之较佳实施例、该磁性随机存取内存(MRAM)排列之立体示意图；第2图系表示根据本发明之较佳实施例、该磁性随机存取内存(MRAM)排列之平面图；第3图系表示在一写入操作期间、具有一选择晶体管之磁性信道接面(MTJ)内存胞元；第4图系表示在一读取操作期间、第3图之磁性信道接面(MTJ)内存胞元；第5图系表示具有磁性信道接面(MTJ)内存胞元之内存胞元数组；以及第6图系表示对应第5图、既有磁性随机存取内存(MRAM)排列之平面图。第3至6图已详细说明如上。
在这些图式中，在各种情况中之相互对应结构组件系具有相同之图式符号。
第1图系利用方块图表示根据本发明之磁性随机存取内存(MRAM)排列，其中，在一内存胞元数组中(其中，位线路B1至B4系利用铜组成，举例来说，且一数字线路D1系利用铜或铝组成，举例来说)，四个磁性信道接面(MTJ)内存胞元1系指派至单一选择晶体管T，其闸极系连接至一字符线路W1。该选择晶体管之”共享选择(shared select)”架构系可以在不增加该等内存胞元尺寸之情况下，增加其信道宽度，藉以使该选择晶体管具有一低内部电阻。
该信道宽度之增加可见于第2图，其系表示根据本发明较佳实施例、磁性随机存取内存(MRAM)排列之平面图。在这种情况中，无可否认地，该等个别电路板线路P1系，经由复数连接线路C，再度连接至该晶体管T之汲极及源极，其在各种情况中系放置于对应位线路B1至B4下方。举例来说，该等电路板线路PL及该等连接线路C系利用掺杂复晶硅组成。然而，该晶体管T系具有一信道宽度7F，其系利用该位线路B1及该位线路B4之间区域下方、该地点扩散(GD)之程度决定。因此，本发明系具有一有效信道宽度/位(7/4)F。一般而言，在此较佳实施例中，该等选择晶体管之有效信道宽度/位系[(2n-1)/n]F，倘若n系表示指派至单一选择晶体管之磁性信道接面(MTJ)内存胞元数目。
如第2图可知，八位之胞元大小为8F6F＝48F2。藉以产生单一位之内存胞元之胞元大小6F2。换句话说，虽然该选择晶体管之信道宽度已相当程度地增加，但是其空间需求却不会随之增加。
另外，复数磁性信道接面(MTJ)内存胞元共享单一选择晶体管亦不会构成写入操作之问题，因为该选择晶体管系在这种情况中关闭，如第3图及其相关说明所述。1→磁性信道接面(MTJ)内存胞元2→软磁性层中之磁化方向双箭头3→硬磁性层中之磁性方向箭头Io→位线路中之程序电流Ih→数字线路中之程序电流Ho→位线路中程序电流Io之磁场Hh→数字线路中程序电流Ih之磁场BL、BL1 to BL4→位线路PL→电路板线路C→连接线路T→选择晶体管Is→感应电流D、D1 to D4→数字线路W、W1 to W4→字符线路F→最小特征大小DR→驱动器DEC→译码器GD→地点扩散区域
权利要求
1.一种MRAM排列，具有多个设置在记忆胞元场内的矩阵形排列MTJ记忆胞元(1)，这些MTJ记忆胞元(1)均位于朝记忆胞元场的第一个方向延伸的位线(BI-B4)及平板线(PL)之间，具有与MTJ记忆胞元(1)相隔一定距离且逐行对应、并在记忆胞元场内朝垂直于第一个方向的第二个方向延伸的数字线(D1-D4)，具有与平板线(PL)连接的选择晶体管(T)，选择晶体管(T)的闸极连接线与字线(W1-W4)连接，且其源极--汲极段位于平板线(PL)及参考电位之间，这种MRAM排列的特征为配属于选择晶体管(T)的多个MTJ记忆胞元(1)的配属方式能够使选择晶体管(T)可以依据配属于它的MTJ记忆胞元(1)的数量决定其信道宽度。
2.如申请专利范围第1项的MRAM排列，其特征为一个选择晶体管(T)配有多个MTJ记忆胞元(1)。
3.如申请专利范围第1或第2项的MRAM排列，其特征为每一个选择晶体管(T)均配有一个接地扩散区(GD)。
4.如申请专利范围第3项的MRAM排列，其特征为接地扩散区(GD)在平板线(PL)以手指状方式向外伸展。
5.如申请专利范围第3项的MRAM排列，其特征为接地扩散区(GD)构成一四方形的形状。
6.如申请专利范围第1--5项中任一项的MRAM排列，其特征为位于平板线(PL)及选择晶体管(T)之间的平板线(PL)及连接线(C)系由多晶硅构成。
7.如申请专利范围第1--6项中任一项的MRAM排列，其特征为位线(B1-B4)系以铜制成，数字线(D1)系以铜或铝制成。
全文摘要
本发明系关于一MRAM排列，其包括一选择晶体管(T)连接至数MTJ记忆胞元(1)，并具加大之信道宽度。
文档编号H01L21/70GK1613116SQ01818756
公开日2005年5月4日 申请日期2001年11月12日 优先权日2000年11月13日
发明者T·贝姆, H·霍恩格施米德, T·罗伊赫 申请人:因芬尼昂技术股份公司