专利名称：量子干涉晶体管及其制造和操作方法
技术领域：
示例实施例涉及晶体管和/或制造和/或操作所述晶体管的方法。此外，示例实施
例涉及利用石墨烯的量子干涉晶体管和/或制造和/或操作所述量子干涉晶体管的方法。
背景技术：
增加半导体装置的集成度的一个方法可以是减小半导体装置的元件的尺寸。因 此，可以作出之前没有考虑过的减小元件的尺寸的尝试。例如，在半导体装置中通常使用的 晶体管的沟道的长度可远大于电子的相干波长A。。hCTmre。因此，在传统的半导体晶体管中 没有考虑电子的波动性。 然而，当前半导体装置的集成度可以增加和/或半导体装置的设计规格可以为纳 米级。因此，晶体管的沟道的长度可小于电子的相干波长、。hm。在这样的情况下，考虑 到晶体管的沟道中的电子的输送和/或传输，电子不是被视为粒子，而是被视为波。即，可 以量子化动态地解释电子的行为。 因此，下文中，将这样的晶体管称为量子干涉晶体管可以以波动来解释晶体管的 沟道中的电子的行为，和/或可以通过波的干涉来确定晶体管的操作。 量子干涉晶体管的示例可以为利用2D电子气体、超导体或分子中的电子的波动 性的晶体管。这种类型的量子干涉晶体管可以以大约10THz的高频率进行操作，并可以具 有低的功耗，但是会难以进行制造。具体地讲，在利用2D电子气体或超导体的量子干涉晶 体管的情况下，量子干涉晶体管可以以远低于50K的温度运行，并因此会难以使用。
发明内容
示例实施例可以包括可利用现有技术的制造工艺进行制造并且/或者可在基本 上为室温的温度条件下进行操作的量子干涉晶体管。示例实施例还可以包括制造和操作所 述量子干涉晶体管的方法。 为了实现上面和/或其他的方面，示例实施例可以包括一种量子干涉晶体管，所 述量子干涉晶体管包括源极；漏极；石墨烯片，包括N个沟道(N > 2) ，N个沟道位于源极和 漏极之间，并具有N-1个在源极和漏极之间的路径差(path difference);至少一个栅极， 位于N个沟道中的一个或多个沟道处。 源极和/或漏极可以为相同或不同的石墨烯片的一部分。
路径差可以使得穿过沟道的电子波在漏极中产生相消干涉。 栅极堆叠可以形成在多个沟道路径中的至少一个沟道路径上。栅极堆叠可以形成 在石墨烯片上方和下方中的至少一处。此外，栅极堆叠可以形成为围绕沟道的一部分。栅 极堆叠可以包括栅极绝缘层和/或栅极。 为了实现上面和/或其他的方面，示例实施例可以包括一种制造量子干涉晶体管 的方法，所述量子干涉晶体管包括源极、漏极、N个沟道(N > 2)、至少一个栅极，N个沟道位 于源极和漏极之间，并具有N-1个在源极和漏极之间的路径差，所述至少一个栅极位于沟道中的一个或多个沟道处，所述方法包括如下步骤利用石墨烯片形成N个沟道。
在示例实施例中，源极和/或漏极也可以由石墨烯片形成。 所述方法还可以包括如下步骤在将要形成量子干涉晶体管的基底上形成石墨烯
片；在石墨烯片上形成限定N个沟道的掩模；去除掩模周围的石墨烯片；去除掩模。
可以在形成石墨烯片的步骤之前和/或在形成石墨烯片的步骤之后形成栅极堆 当在形成石墨烯片的步骤之前形成栅极的一部分并在形成石墨烯片的步骤之后 形成栅极的其余部分时，可以将在形成石墨烯片的步骤之前形成的栅极部分和在形成石墨 烯片的步骤之后形成的栅极部分形成为彼此分开或彼此连接。 为了实现上面和/或其他的方面，示例实施例可以包括一种操作量子干涉晶体管 的方法，所述量子干涉晶体管包括源极、漏极、N个沟道(N > 2)、至少一个栅极，N个沟道位 于源极和漏极之间，并具有N-1个在源极和漏极之间的路径差，所述至少一个栅极位于沟 道中的一个或多个沟道处，所述方法包括如下步骤将电压施加到至少一个栅极，其中，电 压可以使穿过设置有所述栅极的沟道的电子波的相位移位。 —种量子干涉晶体管可以包括源极；漏极；石墨烯片，包括N个沟道(N > 2) ， N 个沟道位于源极和漏极之间，并具有的N-1个在源极和漏极之间路径差；至少一个栅极，位 于N个沟道中的一个或多个沟道处。 —种制造量子干涉晶体管的方法可以包括利用石墨烯片形成沟道的步骤。
—种操作量子干涉晶体管的方法可以包括将电压施加到栅极的步骤。电压可以使
穿过设置有栅极的沟道的电子波的相位移位。
通过下面结合附图的对示例实施例的详细描述，上面和/或其他方面和优点将变 得更明显并更易于理解，附图中 图1至图6是根据示例实施例的量子干涉晶体管的透视图； 图7是用于描述根据示例实施例的制造图1的量子干涉晶体管的方法的沿7-7' 线截取的图1的量子干涉晶体管的剖视图； 图8是用于描述根据示例实施例的制造图5的量子干涉晶体管的方法的沿8-8' 线截取的图5的量子干涉晶体管的剖视图； 图9是根据示例实施例的图8的量子干涉晶体管的剖视图； 图IO是用于描述根据示例实施例的制造图6的量子干涉晶体管的方法的沿 10-10'线截取的图6的量子干涉晶体管的剖视图； 图11是用于描述根据示例实施例的制造图6的量子干涉晶体管的方法的沿 10-10'线截取的图6的量子干涉晶体管的剖视图。
具体实施例方式
现在将参照附图更充分地描述示例实施例。然而，实施例可以以多种不同的形式 来实施，不应该被理解为局限于在此提出的实施例。相反，提供这些示例实施例使本公开将 是彻底的和完全的，并将范围充分地传达给本领域的技术人员。在附图中，为了清晰起见，会夸大层和区域的厚度。 应该理解，当元件被称作"在"另一组件"上"、"连接到"另一组件、"电连接到"另 一组件或者"结合到"另一组件时，该元件可以直接在另一组件上、直接连接到另一组件、直 接电连接到另一组件或者直接结合到另一组件，或者可以存在中间组件。相反，当元件被称 作"直接在"另一组件"上"、"直接连接到"另一组件、"直接电连接到"另一组件或者"直接 结合到"另一组件时，不存在中间组件。如这里所使用的，术语"和/或"包括一个或多个相 关所列的项目的任意组合和所有组合。 应该理解的是，尽管在这里可使用术语第一、第二、第三等来描述不同的元件、组 件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分并不应受这些术语的限 制。这些术语仅是用来将一个元件、组件、区域、层和/或部分与另一元件、组件、区域、层和 /或部分区分开来。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一元件、组 件、区域、层和/或部分可被命名为第二元件、组件、区域、层和/或部分。 为了方便描述，在这里可使用如"在......之下"、"在......下方"、"下面的"、
"在......上方"、"上面的"等的空间相对术语来描述如图中所示的一个元件和/或特征与
其它元件和/或特征的关系。应该理解的是，空间相对术语意在包含除了在附图中描述的 方位之外的装置在使用或操作中的不同方位。 这里使用的术语仅为了描述特定示例实施例的目的，而不意图限制本发明。如这 里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还将理解的 是，当在本说明书中使用术语"包含"和/或"包括"时，说明存在所述特征、整体、步骤、操 作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件和/ 或组件。 除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与示 例实施例所属领域的普通技术人员所通常理解的意思相同的意思。将进一步理解，除非这 里明确定义，否则术语(例如在通用的字典中定义的术语)应该被解释为具有与相关领域 的上下文中它们的意思相一致的意思，而不是理想地或者过于正式地解释它们的意思。
现在将说明附图中示出的示例实施例，其中，相同的标号可以始终表示相同的组 件。 首先将描述根据示例实施例的量子干涉晶体管。
图1至图6是根据示例实施例的量子干涉晶体管的透视图。 参照图l，根据示例实施例的量子干涉晶体管QT1可以包括在石墨烯片中的沟道 44C1和44C2和/或源极40、漏极42。在300K的条件下，石墨烯片中的电子的有效质量可 以为0。此外，在300K的条件下，石墨烯片中的电子的相干波长、。he，e可以为l微米或更 长。因此，量子干涉晶体管QT1基本上可以在室温的条件下进行操作，和/或可以在各种领 域中使用。第一沟道44C l和/或第二沟道44C2可以设置在源极40和漏极42之间。第 一沟道44C1和第二沟道44C2可以在源极40和/或漏极42处相交，但是可以在源极40和 /或漏极42之间彼此分开。第一沟道44C1和第二沟道44C2可以与电子的相干波长一样长 或短于电子的相干波长。第一沟道44C1和第二沟道44C2的长度Ll和L2 (可以是预定的 或者可以不是预定的)可以彼此不同。第一沟道44C1的长度Ll和第二沟道44C2的长度 L2之间的差L2-L1 (构成路径差)可以由下面的式1来表示
[式1] L2-LI n(入。/2) 其中，n可以为1、3、5........， A D可以为第一沟道44C1和第二沟道44C2中的
电子的波长。 根据式1，在离开源极40的电子中，穿过第一沟道44C1的电子和穿过第二沟道 44C2的电子可以因路径差L2-L1而具有180度的相位差。因此，在漏极42中，可以在穿过 第一沟道44C1的电子波和穿过第二沟道44C2的电子波之间产生相消干涉。因此，只要第 一沟道44C1和第二沟道44C2之间的路径差L2-L1满足式1，电流就不会在源极40和漏极 42之间流动。 此外，参照图l，栅极46G可以设置在第二沟道44C2处。更具体地讲，栅极46G可 以形成在第二沟道44C2上方。可选择地，栅极46G可以形成在第一沟道44C1上方。随着 将电压施加到栅极46G，穿过上方形成有栅极46G的第二沟道44C2的波的相位(S卩，电子波 的相位)可以改变。换句话说，电子波的相位可以移位。电子波的相位移位的方向可以根 据施加到栅极46G的电压的极性而变化。如果将正电压施加到栅极46G，则穿过第二沟道 44C2的电子波的相位可以为(例如)在穿过第一沟道44C1的电子波的相位之前。相反，如 果将负电压施加到栅极46G，则穿过第二沟道44C2的电子波的相位可以为(例如)在穿过 第一沟道44C1的电子波的相位之后。因此，通过控制施加到栅极46G的电压，可以相对于 穿过第一沟道44C1的电子波的相位来调节穿过第二沟道44C2的电子波的相位。因此，在 漏极42中，可以在穿过第一沟道44C1的电子和穿过第二沟道44C2的电子之间产生相长干 涉。结果，电流可以在源极40和漏极42之间流动。施加到栅极46G以使穿过设置有栅极 46G的沟道的电子波的相位移位的电压可以很小，因此，可以降低功耗。
图2示出根据示例实施例的量子干涉晶体管。 参照图2，两个栅极可以设置在第二沟道44C2处。具体地讲，第一栅极48G1和/ 或第二栅极48G2可以分别形成在第二沟道44C2上方和/或下方。第一栅极48G1可以与 图1的栅极46G相同或基本相同。第一栅极48G1和第二栅极48G2的功能可以与栅极46G 的功能相同。可以将正电压施加到第一栅极48Gl，和/或可以将负电压施加到第二栅极 48G2。可选择地，第一栅极48G1和第二栅极48G2可以分别形成在第一沟道44C1上方和/ 或下方。第一栅极48G1和第二栅极48G2可以彼此分开。
图3示出了根据示例实施例的量子干涉晶体管。 参照图3，环形栅极50G可以设置在第二沟道44C2周围。环形栅极50G可以围绕 第二沟道44C2的一部分。除了图1和图2的栅极可以为在沟道上方的顶部栅极和/或在沟 道下方的底部栅极之外，图3中示出的量子干涉晶体管的其余结构可以与图1中的其余结 构相同。环形栅极50G的功能可以(例如)与图1中的栅极46G的功能相同或相似。可选 择地，环形栅极50G可以设置在第一沟道44C1处。环形栅极50G可以设置在第一沟道44C1 和第二沟道44C2处。当环形栅极50G设置在第一沟道44C1和第二沟道44C2处时，可以仅 将用于产生相长干涉的电压施加到一个环形栅极50G。可选择地，当环形栅极50G设置在第 一沟道44C1和第二沟道44C2处时，可以将电压施加到第一沟道44C1和第二沟道44C2的 环形栅极50G中的每个环形栅极50G，并可以将不同的电压施加到每个环形栅极，从而产生 相长干涉。
图4示出根据示例实施例的量子干涉晶体管。 参照图4，量子干涉晶体管可以包括由两个沟道52C1和52C2组成的矩形沟道，这 与图1至图3的包括由第一沟道44C1和第二沟道44C2组成的环形沟道的量子干涉晶体管 不同。具有长度L3(可以是预定的或者可以不是预定的)的第一沟道52C1可以(例如)线 性地连接源极40和漏极42，和/或第二沟道52C2的长度L4(可以是预定的或者可以不是 预定的)可以长于第一沟道52C1的长度，和/或第二沟道52C2可以构成(例如)矩形的 三条边。第二沟道52C的长度L4和第一沟道52C1的长度L3之间的路径差L4-L3可以表
示为与上述的式l相似，例如，L4-L3 n(A。/2)，其中，n可以为1、3、5........， A。可以
为第一沟道52C1和第二沟道52C2中的电子的波长。顶部栅极54G1可以形成在第二沟道 52C2上方。顶部栅极54G1可以形成在第二沟道52C2的一部分上方。顶部栅极54G1的功 能可以与图1的顶部栅极46G的功能相同或相似。可选择地，顶部栅极54G1可以形成在第 一沟道52C1上。此外，顶部栅极54G1可以形成在第一沟道52C1和第二沟道52C2上。此 时，量子干涉晶体管可以以与参照图3描述的方式相同的方式或相似的方式进行驱动。
同时，如图5中所示，还可以将底部栅极54G2设置在顶部栅极54G1下方，第二沟 道52C2设置在顶部栅极54G1和底部栅极54G2之间。可选择地，顶部栅极54G1和/或底 部栅极54G2可以设置在第一沟道52C1处。当形成顶部栅极54G1和底部栅极54G2时，量 子干涉晶体管可以按与参照图2描述的方式相同的方式或相似的方式进行驱动。
图6示出根据示例实施例的量子干涉晶体管。 参照图6，栅极56G可以设置在第二沟道52C2处。栅极56G可以围绕第二沟道
52C2的一部分。就此，栅极56G的形状可以为(例如)矩形。图6中示出的量子干涉晶体
管的其余结构可以与图4的量子干涉晶体管的其余结构相同或相似。此外，例如，栅极56G
的形状可以为三角形。可选择地，栅极56G可以设置在第一沟道52C1处。 同时，虽然没有在附图中示出，但是量子干涉晶体管可以形成在垂直的平面上或
在倾斜的平面上。 下文中，将描述根据示例实施例的制造量子干涉晶体管的方法。 根据示例实施例的量子干涉晶体管可以包括源极、漏极和/或沟道。两个或更多
个源极、漏极、沟道可以由石墨烯片形成。两个或更多个源极、漏极、沟道可以同时形成。因
此，这里将集中描述形成沟道的可以形成有栅极的部分的方法。 例如，图7是用于描述根据示例实施例的制造图1的量子干涉晶体管的方法的沿 7-7'线截取的图1的量子干涉晶体管QT1的剖视图。图8是用于描述根据示例实施例的 制造图5的量子干涉晶体管的方法的沿8-8'线截取的图5的量子干涉晶体管的剖视图。 图9是用于描述根据示例实施例的制造图5的量子干涉晶体管的方法的图5的量子干涉晶 体管的剖视图。图10是用于描述根据示例实施例的制造图6的量子干涉晶体管的方法的 沿10-10'线截取的图6的量子干涉晶体管的剖视图。 分别参照图7、图8、图9、图10来描述制造图1、图5、图6的量子干涉晶体管的方 法。 首先，将描述制造图1的量子干涉晶体管的方法。 参照图7，可以在基底30上形成第二沟道44C2。基底30可以是半导体基底。基 底30还可以包括位于基底30的上表面上的绝缘层。第二沟道44C2可以由石墨烯片形成。可以通过在基底30的上表面上形成石墨烯片并将石墨烯片图案化来形成第二沟道44C2。 具体地讲，可以在形成在基底30的上表面上的石墨烯片上形成按如图1中所示的形状限定 石墨烯片的掩模。可以将掩模图案化，从而形成对图1的第一沟道44C1和第二沟道44C2 进行的部分，以满足式1的路径差的条件。然后，可以根据掩模的形状来蚀刻石墨烯片并可 以去除掩模，从而形成具有源极40、漏极42、第一沟道44C1、第二沟道44C2的石墨烯片，如 图1中所示。在图1中，可以仅第一沟道44C1和第二沟道44C2为石墨烯片。此外，在图2 至图6中，可以仅沟道44C1、44C2、52C1、52C2为石墨烯片。然后，可以在第二沟道44C2上 形成栅极绝缘层43，可以在栅极绝缘层43上形成栅极46G。栅极绝缘层43可以为(例如) 氧化物层或氮化物层。栅极绝缘层43和栅极46G可以一起构成栅极堆叠。因此，可以完成 图1的量子干涉晶体管的制造。 接下来，将描述制造图5的量子干涉晶体管的方法。术语和元件的标号与参照图 5描述的术语和元件的标号相同。 参照图8，可以在基底30上顺序形成底部栅极54G2和第一栅极绝缘层53a。第一 栅极绝缘层53a和底部栅极54G2可以一起构成第一栅极堆叠。第一栅极绝缘层53a可以 为(例如)氧化物层或氮化物层。第二沟道52C2可以形成在第一栅极绝缘层53a上。可以 同时或基本同时地形成图5的第二沟道52C2、源极40、漏极42、第一沟道52C1。也可以按 与参照图7描述的方式相同的方式利用使用掩模的蚀刻方法来形成图5的第二沟道52C2、 源极40、漏极42、第一沟道52C1。然后，可以在第二沟道52C2周围形成绝缘层80。也可以 在图5的源极40、漏极42和/或第一沟道52C1周围形成绝缘层80。可以在绝缘层80上 形成覆盖第二沟道52C2的第二栅极绝缘层53b。绝缘层80和第二栅极绝缘层53b可以为 可形成在第一栅极绝缘层53a上以覆盖第二沟道52C2的单个绝缘层。第二栅极绝缘层53b 可以与第一栅极绝缘层53a相同。可以在第二栅极绝缘层53b上形成顶部栅极54Gl。可以 在底部栅极54G2上方形成顶部栅极54Gl。顶部栅极54G1和第二栅极绝缘层53b可以一起 构成第二栅极堆叠。 因此，可以完成包括顶部栅极54G1和底部栅极54G2的具有双栅极结构的量子干 涉晶体管的制造。 同时，如图9中所示，也可以通过在基底30中形成凹入区域90并填充凹入区域90 来形成底部栅极54G2。 接下来，将参照图10来描述制造图6的量子干涉晶体管的方法。术语和元件的标
号与参照图6描述的术语和元件的标号相同。 参照图10，可以在基底30上形成第一栅极导电层92。 然后，可以在第一栅极导电层92上形成栅极绝缘层93 。栅极绝缘层93可以为(例 如)氧化物层或氮化物层。然后，可以在栅极绝缘层93上形成石墨烯片(未示出)。可以 利用上述使用掩模的图案化方法使石墨烯片图案化。因此，可以在栅极绝缘层93的上表 面上形成石墨烯片的第二沟道52C2。可以将第二沟道52C2形成为位于第一栅极导电层92 上方。然后，可以用栅极绝缘层95来覆盖第二沟道52C2。可以将第二栅极导电层94形成 为在栅极绝缘层93上覆盖用栅极绝缘层95覆盖的第二沟道52C2。第一栅极导电层92和 第二栅极导电层94可以对应于图6的栅极56G。包括第一栅极导电层92、第二栅极导电层 94、栅极绝缘层93、栅极绝缘层95的堆叠可以为围绕第二沟道52C2的栅极堆叠。
因此，可以形成包括围绕第二沟道52C2的栅极56G的量子干涉晶体管。 同时，如图11中所示，可以通过在基底30中形成凹入区域97并填充凹入区域97
来形成第一栅极导电层92。 可以利用上述制造方法之一来形成图2至图4中示出的量子干涉晶体管。
如上所述，在制造图1至图6的量子干涉晶体管的方法中，可以使用也可以在现有 技术的制造半导体装置的工艺中使用的摄影蚀刻工艺。因此，可以容易地制造图1至图6 的量子干涉晶体管。 接下来，将描述根据示例实施例的操作量子干涉晶体管的方法。 具体地讲，可以将电压(可以是预定的或者可以不是预定的)施加到栅极(图1
至图6中示出的栅极之一 )，以操作量子干涉晶体管。随着将电压施加到栅极，可以使穿过
设置有所述栅极的沟道的电子波的相位移位，因此，可以在漏极中在穿过设置有所述栅极
的电子波和穿过未设置所述栅极的另一沟道的电子波之间产生相长干涉。施加的电压可以
为正电压或负电压。 同时，当连接源极和漏极的两个沟道的长度可以相等或基本上相等时，可以在两 个沟道中的每个沟道中形成栅极，可以将不同的电压施加到所述栅极，使得穿过沟道的两 个电子波在漏极中产生相长干涉。例如，当在一个量子干涉晶体管中包括位于源极和漏极 之间的N个沟道(N > 2)时，所述N个沟道可以具有N-l个在源极和漏极之间的路径差。
另一方面，当图1至图6中示出的量子干涉晶体管的两个沟道的路径差为可以导 致相长干涉而不是相消干涉的路径差时，则可以将产生相消干涉的电压施加到可以是图1 至图6中示出的栅极之一的栅极。当需要相长干涉时，即，当需要在源极和漏极之间进行电 流流动时，可以暂时停止施加电压。 上面阐述的示例实施例按组合的方式示出了元件和特征；然而，公开的组合不是
排他性的。示例实施例也可以包括上面说明的元件和/或特征的任意组合。 虽然已经具体示出并描述了示例实施例，但是本领域普通技术人员应该理解的
是，在不脱离由权利要求限定的本发明的精神和范围的情况下，可以在此进行形式和细节
方面的各种改变。
权利要求
一种量子干涉晶体管，包括源极；漏极；石墨烯片，包括N个沟道，N个沟道位于源极和漏极之间，并具有N-1个在源极和漏极之间的路径差，其中，N≥2；至少一个栅极，位于N个沟道中的一个或一个以上的沟道处。
2. 如权利要求l所述的量子干涉晶体管，其中，路径差使得穿过N个沟道中的至少一个 沟道的电子波在漏极中产生相消干涉。
3. 如权利要求l所述的量子干涉晶体管，其中，路径差使得穿过N个沟道中的至少一个 沟道的电子波在漏极中产生相长干涉。
4. 如权利要求1所述的量子干涉晶体管，其中，所述至少一个栅极位于石墨烯片上方 和下方中的至少一处，所述量子干涉晶体管还包括栅极绝缘层，在所述至少一个栅极和石墨烯片之间。
5. 如权利要求l所述的量子干涉晶体管，其中，所述至少一个栅极围绕N个沟道中的至 少一个沟道的一部分。
6. 如权利要求1所述的量子干涉晶体管，其中，石墨烯片进一步包括所述源极和所述 漏极。
7. —种制造量子干涉晶体管的方法，所述量子干涉晶体管包括源极、漏极、N个沟道和 至少一个栅极，N个沟道位于源极和漏极之间，并具有N-1个在源极和漏极之间的路径差， 其中，N > 2，所述至少一个栅极位于沟道中的一个或一个以上的沟道处，所述方法包括如 下步骤利用石墨烯片形成N个沟道。
8. 如权利要求7所述的方法，其中，利用石墨烯片形成N个沟道的步骤包括如下步骤 在将要形成量子干涉晶体管的基底上形成石墨烯片； 在石墨烯片上形成限定N个沟道的掩模；去除掩模周围的石墨烯片； 去除掩模。
9. 如权利要求8所述的方法，其中，在形成石墨烯片的步骤之前和在形成石墨烯片的 步骤之后中的至少一种情况下形成所述至少一个栅极。
10. 如权利要求9所述的方法，其中，当在形成石墨烯片的步骤之前形成所述至少一个 栅极的一部分并在形成石墨烯片的步骤之后形成所述至少一个栅极的其余部分时，将在形 成石墨烯片的步骤之前形成的栅极部分和在形成石墨烯片的步骤之后形成的栅极部分形 成为彼此分开或彼此连接，并在所述至少一个栅极和石墨烯片之间形成栅极绝缘层。
11. 如权利要求7所述的方法，其中，路径差使得穿过N个沟道中的至少一个沟道的电 子波在漏极中产生相消干涉。
12. 如权利要求7所述的方法，其中，路径差使得穿过N个沟道中的至少一个沟道的电 子波在漏极中产生相长干涉。
13. 如权利要求8所述的方法，其中，路径差使得穿过N个沟道中的至少一个沟道的电 子波在漏极中产生相消干涉。
14. 如权利要求8所述的方法，其中，路径差使得穿过N个沟道中的至少一个沟道的电 子波在漏极中产生相长干涉。
15. —种操作量子干涉晶体管的方法，所述量子干涉晶体管包括源极、漏极、N个沟道 和至少一个栅极，N个沟道位于源极和漏极之间，并具有N-1个在源极和漏极之间的路径 差，其中，N > 2，所述至少一个栅极位于沟道中的一个或一个以上的沟道处，所述方法包括 如下步骤将电压施加到所述至少一个栅极，其中，电压使穿过N个沟道中设置有所述至少一个栅极的至少一个沟道的电子波的相 位移位。
16. 如权利要求15所述的方法，其中，路径差使得穿过N个沟道中的至少一个沟道的电 子波在漏极中产生相消干涉或在漏极中产生相长干涉。
17. 如权利要求15所述的方法，其中，源极和漏极形成在石墨烯片中。
18. 如权利要求15所述的方法，其中，所述至少一个栅极形成在石墨烯片的上方和下 方中的至少一处，所述量子干涉晶体管还包括栅极绝缘层，形成在所述至少一个栅极和石墨烯片之间。
19. 如权利要求15所述的方法，其中，所述至少一个栅极围绕设置有所述栅极的一个 或一个以上的沟道的一部分。
20. 如权利要求16所述的方法，其中，源极和漏极形成在石墨烯片中。
全文摘要
本发明公开了一种量子干涉晶体管及其制造和操作方法。一种量子干涉晶体管可以包括源极；漏极；N个沟道(N≥2)，位于源极和漏极之间，并具有N-1个在源极和漏极之间的路径差；至少一个栅极，设置在N个沟道中的一个或多个沟道处。N个沟道中的一个或多个沟道可以形成在石墨烯片中。一种制造所述量子干涉晶体管的方法可以包括利用石墨烯片形成N个沟道中的一个或多个沟道。一种操作所述量子干涉晶体管的方法可以包括将电压施加到至少一个栅极。电压可以使穿过形成有所述至少一个栅极的沟道的电子波的相位移位。
文档编号H01L21/336GK101719510SQ20091017779
公开日2010年6月2日 申请日期2009年9月28日 优先权日2008年10月9日
发明者徐顺爱, 洪起夏, 申在光, 郑现钟, 金钟燮 申请人:三星电子株式会社