专利名称：特征尺寸条和金属层标识的排布的制作方法
技术领域：
本发明涉及半导体制造技术领域，特别涉及一种特征尺寸条和金属层标识的排布。
背景技术：
目前，在集成电路制造中，为了将集成电路的图案顺利地转移到晶圆(wafer)上， 必须先将该电路图案设计成一光罩图案，然后再将光罩图案自光罩表面，通过曝光机台转 移到该wafer上。所述wafer包括，但不局限于，例如硅、硅锗(SiGe)、绝缘体硅(SOI)以及 其各种组合物等材料。随着超大规模集成电路(Very Large Scale Integrated circuits, VLSIC)的发展，导致了对减小图形尺寸和增加布局密度的需求的增长。
通常每片wafer包括若干个曝光单元(shot)，整片wafer上每个shot中的图案是 相同的，即将wafer划分为若干个具有周期性结构的shot，一个shot内又包括一个或多个 晶粒(die)。
图1为晶圆上一个shot的俯视图。该图中die的数量为3X4，dielOl间以切割 道102相隔，每个dielOl通过沉积、光刻、蚀刻、掺杂及热处理等工艺，在半导体衬底上形成 栅极，当然还会形成叠层、互连线以及焊垫等；切割道102用于沿此处分为一个个die，切割 道102内制作有特征尺寸条(⑶Bar) 103，而且本实施例中⑶Bar分为完全相同的5组位于 shot的中心区域和四周区域，每组⑶Bar的编号为图1中的(1) (5)所示。
为了更好地介绍本发明，先对现有技术中的CD Bar进行说明。不但会对光罩上的 CD Bar进行测量，以控制光罩的制作能力，即形成在光罩上的特征尺寸精确度，而且当CD Bar转移到wafer上时，也会对wafer上的⑶Bar进行测量，用于控制wafer上的特征尺寸 精确度。
现有技术中，如图1所示，⑶Bar是形成在切割道内，与die中的器件尺寸同时形 成，用于控制die内器件尺寸的精确度。这里器件尺寸包括有源区(Active Area)尺寸、 栅极尺寸、金属层尺寸等等。图2为一组⑶Bar的结构示意图，这里以栅极尺寸为例进行 说明。随着半导体工艺技术代的发展，wafer上栅极尺寸在按比例缩小，而且每一技术代 wafer上栅极尺寸是各不相同的，一般CD Bar上的栅极尺寸指的都是该技术代的最小栅极 尺寸，如果该技术代的最小栅极尺寸的精确度得到了很好的控制，则大于该最小栅极尺寸 的栅极都能够得到控制。图2中长方形的条纹的宽度代表栅极的尺寸，而对于条纹的长度 不做要求。实际在晶粒上栅极之间的间距也是不同的，有栅极分布密集的区域，也有栅极分 布稀疏的区域，那么这些栅极由光罩转移到wafer上时，受到曝光机台光的影响效果是不 同的，而且栅极分布密集的区域图形之间的相互作用，与栅极分布稀疏的区域图形之间的 相互作用也是不同的，这样转移到wafer上时，就会存在尺寸上的差异。为了模拟这种实际 晶粒上栅极的分布，将⑶Bar上的栅极从密线(dense)到单线(iso)进行布局。对于一组 CD Bar中同一间距的栅极图案，栅极条纹的数量并不限制，只要能够模拟出实际晶粒上栅 极的疏密状况即可。
如图2所示，从左至右在栅极尺寸保持不变的情况下，栅极之间的间距(space)是 不断变疏的，依次为密线(dense)区域，即栅极之间的间距是栅极尺寸的1. 4倍；栅极之 间的间距是栅极尺寸的2. 8倍；栅极之间的间距是栅极尺寸的7. 3倍；以及完全稀疏的单 线(iso)栅极。这里完全稀疏的单线区域，就是可以近似认为在分辨率所能达到的范围内， 只存在一个栅极。实际上在1. 4和2. 8之间，2. 8和7. 3之间，以及2. 8和单线之间，还制作 有很多间距不同的栅极图案，为了说明清楚起见，图2只简单示意出几个间距的栅极图案， 所制作的不同间距的栅极图案越多，得到的栅极尺寸的数据也就越多，这样就能够更好地 对栅极尺寸的精确度进行控制。
现有技术中CD Bar与晶圆允收测试(WAT，Wafer Acceptance Test)结构和可靠 性(reliability)测试结构并行排列，而且不与WAT测试结构和可靠性测试结构同时形成。 WAT测试结构和可靠性测试结构均勻分布在shot内，一般WAT测试结构和可靠性测试结构 总共有30 40组。WAT测试结构用于电学测试，通过电参数来监控各步工艺是否正常和稳 定。可靠性测试结构主要用于测试互连线可靠性(电迁移)、氧化膜可靠性、热载流子效应 及等离子损伤(天线效应)等。WAT测试结构和可靠性测试结构基本相同，只是测试衬垫 (Pad)之间连接的电感、电容以及电阻，根据具体应用的不同而不同。图3为WAT测试结构 的俯视示意图。如图3所示，WAT测试结构呈长条状，其上布有并行排列的测试衬垫101，电 感、电容等器件形成在具有预定间隔的测试衬垫101之间，且WAT测试结构的一端设有该测 试结构的编号，为标识性数字102。
从上述可以看出，现有技术的⑶Bar只是在切割道的几个位置上分布，不能很好 地控制特征尺寸的精确度，如果分布多的话，就会占用切割道的空间，影响WAT测试结构和 可靠性测试结构的排布。而且CD Bar与测试结构并不同时形成，耗费大量的生产时间，降 低了生产效率。
另一方面，现有技术中具体金属层的标识(layer identification structure)也 是在切割道内一个单独的空间形成，具体金属层的标识用于失效性分析，通过查看金属层 的标识确定所剥离的是哪一层金属层。现有技术中具体金属层的标识与CD Bar存在相同 的问题，既占用切割道空间，而且耗费大量的生产时间。发明内容
有鉴于此，本发明解决的技术问题是在提高生产效率的同时，还缩小⑶Bar和 金属层标识的占用切割道的空间。
为解决上述技术问题，本发明的技术方案具体是这样实现的
本发明公开了 一种特征尺寸条的排布，所述特征尺寸条具有不同间距的特征 尺寸，用于控制特征尺寸精确度，所述特征尺寸条位于晶圆允收测试WAT结构或可靠性 reliability测试结构的空间内。
所述特征尺寸条包括前段工序中的特征尺寸条和后段工序中的特征尺寸条，所述 前段工序中的特征尺寸条包括有源区的特征尺寸条、离子注入区的特征尺寸条、栅极的特 征尺寸条以及接触层的特征尺寸条；所述后段工序中的特征尺寸条包括金属层的特征尺寸 条和通孔的特征尺寸条。
所述前段工序中的特征尺寸条位于WAT结构或可靠性测试结构的测试衬垫下面的衬底上，所述前段工序中的特征尺寸条通过绝缘介质层与测试衬垫绝缘。
所述在WAT结构或可靠性测试结构的测试衬垫下面的衬底上制作的特征尺寸条， 为有源区的特征尺寸条、离子注入区的特征尺寸条、栅极的特征尺寸条以及接触层的特征 尺寸条中的任意一种，或者几种的依次叠加排布。
所述前段工序中的特征尺寸条位于WAT结构或可靠性测试结构的末端空白衬底 上，所述末端空白衬底为测试结构的具有测试结构编号标识的另一端。
所述在WAT结构或可靠性测试结构的末端空白衬底上制作的特征尺寸条，为有源 区的特征尺寸条、离子注入区的特征尺寸条、栅极的特征尺寸条以及接触层的特征尺寸条 中的任意一种，或者几种的依次叠加排布。
所述后段工序中的特征尺寸条位于WAT结构或可靠性测试结构的末端空白衬底 上，所述末端空白衬底为测试结构的具有测试结构编号标识的另一端。
所述在WAT结构或可靠性测试结构的末端空白衬底上制作的特征尺寸条，叠加排 布在前段工序特征尺寸条上。
所述在WAT结构或可靠性测试结构的末端空白衬底上制作的特征尺寸条，位于测 试结构的末端空白衬底上未制作特征尺寸条的位置。
本发明还公开了一种金属层标识的排布，所述金属层标识用于标志具体金属层， 所述金属层标识位于晶圆允收测试WAT结构或可靠性reliability测试结构的空间内。
所述金属层标识位于WAT结构或可靠性测试结构的末端空白衬底上，在末端空白 衬底上按照编号依次叠加排布。
由上述的技术方案可见，本发明在WAT测试结构或可靠性测试结构的空间内制作 CD Bar和金属层标识。具体地可以在WAT测试结构或可靠性测试结构的末端空白衬底上， 即长条状的具有编号标识的另一端制作CDBar，或者在WAT测试结构或可靠性测试结构的 测试衬垫下面的衬底上制作CD Bar。由于在WAT测试结构或可靠性测试结构的空间内制作 CD Bar，所以本发明CD Bar和WAT测试结构或可靠性测试结构同时形成，不但节省了生产 时间，而且大大节省了 CD Bar的占用空间。同样，金属层标识在WAT测试结构或可靠性测 试结构的末端空白衬底上，即长条状的具有编号标识的另一端制作。
图1为晶圆上一个shot的俯视图。
图2为一组⑶Bar的结构示意图。
图3为WAT测试结构的俯视示意图。
图4为在后段工序中测试衬垫层和金属互连层的结构示意图。
图5为在测试结构的测试衬垫层下面制作CD Bar的侧视结构示意图。
图6为在测试结构的末端空白衬底上制作CD Bar的结构示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例， 对本发明进一步详细说明。
本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示结构的示意图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的 制作中，应包含长度、宽度及深度的三维空间尺寸。
本发明的核心思想是在WAT测试结构或可靠性测试结构的空间内制作CD Bar和 金属层标识。具体地可以在WAT测试结构或可靠性测试结构的末端空白衬底上，即长条状 的具有编号标识的另一端制作CD Bar,或者在WAT测试结构或可靠性测试结构的测试衬垫 下面的衬底上制作⑶Bar。由于在WAT测试结构或可靠性测试结构的空间内制作⑶Bar， 所以本发明CD Bar和WAT测试结构或可靠性测试结构同时形成，不但节省了生产时间，而 且大大节省了 CD Bar的占用空间。同样，金属层标识在WAT测试结构或可靠性测试结构的 末端空白衬底上，即长条状的具有编号标识的另一端制作。
由于CD Bar在WAT测试结构或可靠性测试结构中制作，都可以实现本发明的目 的，而且WAT测试结构和可靠性测试结构基本相同，本发明不作具体区别，下面的说明统一 称为测试结构。一般地，如果WAT测试结构在shot内是沿切割道方向水平分布的，则可靠 性测试结构沿切割道方向垂直分布，反之也相同。总之WAT测试结构和可靠性测试结构在 方向上区分排布，如果在同一方向上排布也可以，只是实施起来比较麻烦。
首先对本发明⑶Bar的具体位置进行详细说明。
在die中制作集成电路时的顺序是按前段工序和后段工序依次进行制作的。其 中，前段工序包括依次形成的AA、离子注入区、栅极以及接触层；后段工序包括交替形成的 金属层(metal layer)和通孔层(via layer)。由于CD Bar是用于控制上述各个器件层的 特征尺寸精确度的，所以⑶Bar与各个器件层同时形成。这里对⑶Bar的具体结构就不 再赘述，请参阅图2，从左至右在栅极尺寸保持不变的情况下，栅极之间的间距(space)是 不断变疏的，依次为密线(dense)区域，即栅极之间的间距是栅极尺寸的1. 4倍；栅极之 间的间距是栅极尺寸的2. 8倍；栅极之间的间距是栅极尺寸的7. 3倍；以及完全稀疏的单 线(iso)栅极。这里完全稀疏的单线区域，就是可以近似认为在分辨率所能达到的范围内， 只存在一个栅极。实际上在1. 4和2. 8之间，2. 8和7. 3之间，以及2. 8和单线之间，还制 作有很多间距不同的栅极图案，为了说明清楚起见，图2只简单示意出几个间距的栅极图 案，所制作的不同间距的栅极图案越多，得到的栅极尺寸的数据也就越多，这样就能够更好 地对栅极尺寸的精确度进行控制。而且为了更好地控制特征尺寸精确度，不但包括经过光 学临近修正(Optical Proximity Correction, 0PC)的CDBar，而且包括没有经过OPC的CD Bar。其中经过OPC的⑶Bar为通过软件，采用OPC模型模拟修正的⑶Bar。如果形成AA 的⑶Bar，则⑶Bar上形成的长条即为AA的特征尺寸，如果形成栅极的⑶Bar，则⑶Bar 上形成的长条即为栅极的特征尺寸，以此类推。
测试结构中的测试衬垫是在后段形成，而且测试衬垫的层数与金属层的层数相 同，在每层金属层的同一层，制作一层测试衬垫。图4为在后段工序中测试衬垫层和金属互 连层的结构示意图。图4左侧为金属互连层401，右侧为测试衬垫层402，其中金属互连层 401的金属层405之间通过通孔406连接；每层测试衬垫层403之间也通过衬垫通孔404连 接。
测试结构中的测试衬垫是在后段形成，而且测试衬垫层是直接形成在衬底上的， 所以本发明中前段工序包括AA、离子注入、栅极以及接触层的CDBar，可以在测试结构的测 试衬垫下面的衬底上制作，在测试结构的测试衬垫层下面制作的⑶Bar侧视结构示意图如图5所示。图5中的⑶Bar 501可以为AA的⑶Bar、离子注入尺寸的⑶Bar、栅极尺寸的 ⑶Bar或者接触层尺寸的⑶Bar中的任意一种，也可以将上述几种⑶Bar在测试结构的 测试衬垫层402下面的衬底100上依次形成，或者选择其中的几种CD Bar在测试结构的测 试衬垫下面的衬底上依次形成，从侧视图来看，就是几种CD Bar 501的上下叠加排列。需 要注意的是，为了与测试衬垫绝缘，在制作完成前段工序的CD Bar之后，需要覆盖一层绝缘 介质层502，将所述⑶Bar501与测试衬垫层402隔离开来。
由于测试结构呈长条状，一端具有编号标识，另一端存在一块闲置空间，如图3所 示，所以本发明中前段工序包括AA、离子注入、栅极以及接触层的CD Bar，可以在测试结构 的末端空间，即长条状的具有编号标识的另一端制作CD Bar。在测试结构的末端空白衬底 上制作CD Bar的结构示意图如图6所示。图6中，电感、电容等器件形成在具有预定间隔 的测试衬垫101之间，⑶Bar 501位于测试结构的标识性数字102的另一端的空白衬底上。 ⑶Bar 501可以为AA的⑶Bar、离子注入尺寸的⑶Bar、栅极尺寸的⑶Bar或者接触层尺 寸的⑶Bar中的任意一种，也可以将上述几种⑶Bar在测试结构的空白衬底上，依次叠加 形成，或者在测试结构的空白位置的衬底上并列形成。
由于测试结构中的测试衬垫是在后段形成，而且测试衬垫的层数与金属层的层数 相同，在每层金属层的同一层，制作一层测试衬垫。所以金属层和通孔层的CD Bar不可能 制作在测试衬垫层的下面，只能在测试结构的末端空白衬底上，即长条状的具有编号标识 的另一端制作。在测试结构的末端空白衬底上，可能前面已经制作形成了前段工序中的CD Bar，所以金属层和通孔层的⑶Bar可以在前段工序⑶Bar的基础上，向上叠加；或者制作 在测试结构的末端空白衬底上未制作CD Bar的地方。这里金属层的CD Bar，其特征尺寸可 以为沟槽(trench)的尺寸，通孔层的⑶Bar，其特征尺寸为via的特征尺寸。
对于金属层标识，现有技术中也是在切割道内一个单独的空间形成，本发明在测 试结构的末端空白衬底上，即长条状的具有编号标识的另一端制作金属层标识。金属层标 识用于确认具体是哪一层金属层，所以与相应金属层的CD Bar在同层形成，在测试结构的 末端空白衬底上金属层标识依据编号的大小，从小至大依次叠加排布。
需要说明的是，某一特征尺寸的⑶Bar是需要制作完全相同的几组均勻分布在 shot内的，本发明将CD Bar制作在测试结构的空间内，由于测试结构本身就均勻分布在 shot内，一般总共有30 40组，所以⑶Bar不需要占用切割道，只需制作测试结构的同时 制作⑶Bar，就可以具有30 40组的某一特征尺寸的⑶Bar。与现有技术相比，⑶Bar 的数目明显增多，可以很好地反映shot上各个区域位置上的特征尺寸，从而可以更好地控 制特征尺寸的精确度。
本发明将CD Bar制作在测试结构的空间内，仍然适用于多项目晶圆 (Multi-Project Wafer，MPW)，这里MPW指的是在shot范围内，根据项目的不同，die与die 之间的长或宽不同。由于测试结构均勻分布在shot内，可以将CD Bar制作在测试结构的 空间内，以达到本发明的目的。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在 本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护 范围之内。
权利要求
1.一种特征尺寸条的排布，所述特征尺寸条具有不同间距的特征尺寸，用于控制 特征尺寸精确度，其特征在于，所述特征尺寸条位于晶圆允收测试WAT结构或可靠性 reliability测试结构的空间内。
2.如权利要求1所述的排布，其特征在于，所述特征尺寸条包括前段工序中的特征尺 寸条和后段工序中的特征尺寸条，所述前段工序中的特征尺寸条包括有源区的特征尺寸 条、离子注入区的特征尺寸条、栅极的特征尺寸条以及接触层的特征尺寸条；所述后段工序 中的特征尺寸条包括金属层的特征尺寸条和通孔的特征尺寸条。
3.如权利要求2所述的排布，其特征在于，所述前段工序中的特征尺寸条位于WAT结构 或可靠性测试结构的测试衬垫下面的衬底上，所述前段工序中的特征尺寸条通过绝缘介质 层与测试衬垫绝缘。
4.如权利要求3所述的排布，其特征在于，所述在WAT结构或可靠性测试结构的测试衬 垫下面的衬底上制作的特征尺寸条，为有源区的特征尺寸条、离子注入区的特征尺寸条、栅 极的特征尺寸条以及接触层的特征尺寸条中的任意一种，或者几种的依次叠加排布。
5.如权利要求2所述的排布，其特征在于，所述前段工序中的特征尺寸条位于WAT结构 或可靠性测试结构的末端空白衬底上，所述末端空白衬底为测试结构的具有测试结构编号 标识的另一端。
6.如权利要求5所述的排布，其特征在于，所述在WAT结构或可靠性测试结构的末端空 白衬底上制作的特征尺寸条，为有源区的特征尺寸条、离子注入区的特征尺寸条、栅极的特 征尺寸条以及接触层的特征尺寸条中的任意一种，或者几种的依次叠加排布。
7.如权利要求2所述的排布，其特征在于，所述后段工序中的特征尺寸条位于WAT结构 或可靠性测试结构的末端空白衬底上，所述末端空白衬底为测试结构的具有测试结构编号 标识的另一端。
8.如权利要求7所述的排布，其特征在于，所述在WAT结构或可靠性测试结构的末端空 白衬底上制作的特征尺寸条，叠加排布在前段工序特征尺寸条上。
9.如权利要求7所述的排布，其特征在于，所述在WAT结构或可靠性测试结构的末端空 白衬底上制作的特征尺寸条，位于测试结构的末端空白衬底上未制作特征尺寸条的位置。
10.一种金属层标识的排布，所述金属层标识用于标志具体金属层，其特征在于，所述 金属层标识位于晶圆允收测试WAT结构或可靠性reliability测试结构的空间内。
11.如权利要求10所述的排布，其特征在于，所述金属层标识位于WAT结构或可靠性测 试结构的末端空白衬底上，在末端空白衬底上按照编号依次叠加排布。
全文摘要
本发明公开了一种特征尺寸条的排布，所述特征尺寸条具有不同间距的特征尺寸，用于控制特征尺寸精确度，所述特征尺寸条位于晶圆允收测试WAT结构或可靠性reliability测试结构的空间内。本发明还公开了一种金属层标识的排布。采用本发明的特征尺寸条和金属层标识的排布结构，在提高生产效率的同时，还缩小特征尺寸条和金属层标识的占用切割道的空间。
文档编号H01L23/544GK102034795SQ200910196808
公开日2011年4月27日 申请日期2009年9月29日 优先权日2009年9月29日
发明者宁先捷, 楠暖 申请人:中芯国际集成电路制造(上海)有限公司