专利名称：一种实现亚10nm栅长线条的方法
技术领域：
本发明属于微电子纳米尺度微纳电子器件领域，特别是指一种用于在制备半导体 器件时定义精细栅线条图形的方法。
背景技术：
随着微纳电子技术的发展，在制备过程中定义极精细的线条变得越来越困难。即 使采用分辨率增强技术如移相掩模(PSM)、光学邻近效应修正(OPC)等措施，普通光学光刻 的极限分辨率只能达到光源波长的1/2，而进入深紫外区域的光波长极限只有193nm，因此 要实现亚IOnm线条曝光需要更为先进的技术。采用电子束曝光，通过优化工艺条件，采用昂贵的曝光剂量很高的电子数光刻胶 (如HSQ等)，在极限情况下辅助其他技术(如灰化等)可能实现亚lOnm，但是由于存在电 子束邻近效应和光源波动，使得这种方法的工艺可重复性不好，工艺控制复杂，因此只在非 常极端的特定条件下可以实现。必须增加工艺窗口，并降低成本才可能充分利用电子束曝 光能力实现稳定可靠的图形制备。考虑采用正性电子束光刻胶曝光两个相邻凹槽时产生的电子束邻近效应，在两个 凹槽中间实现极短的线条。这种方法相比简单采用电子束光刻更具优势一 )工艺流程简单，与CMOS工艺完全兼容；二 )可重复性好，只要保证衬底和电子束光刻条件不变的情况下；三)成本较低，避免了采用高剂量电子束曝光；四)工艺窗口大；五)最小特征尺寸可以很容易达到IOnm以下且不依赖于光刻能力，大大放松了对 光刻的要求。鉴于该方法具备以上优点，因此对于微纳电子器件制备过程中定义亚IOnm精细 图形有很好的应用前景。
发明内容
本发明目的在于提供一种易于集成的、完全采用传统微电子加工的实现亚IOnm 极短栅长线条的方法。为了实现上述目的，本发明的主要步骤为1)在衬底上垫积或热氧化生长栅介质层；2)垫积栅电极材料；3)正性电子束曝光并刻蚀栅电极材料形成凹槽；4)垫积氧化物介质层；5)氧化物介质层表面平坦化；6)正性电子束曝光并刻蚀介质层形成两个相邻的凹槽；7)刻蚀栅电极材料。
步骤1中垫积或热氧化生长SiA的厚度6至100A，垫积的栅介质可以是SiON、 HfON, HfAlO, HfAlON, HfTaO, HfTaON, HfSiO、HfSiON、HfLaO 或 HfLaON，栅介质层可通过低 压化学气相沉积、物理气相淀积、金属有机化学气相沉积或者原子层淀积形成。步骤2中栅电极材料可以是多晶硅和金属栅材料(如难熔金属W、Ti、Ta、Mo，或， 金属氮化物TiN、TaN、HfN或MoN等)，栅电极材料可以采用低压化学气相淀积，金属有机化 学气相沉积或者原子层淀积形成，厚度为1000至2000 A。步骤3中正性电子束曝光采用正性电子束光刻胶。陡直凹槽的刻蚀采用氯基反应 离子刻蚀。刻蚀凹槽宽度为50-500nm，深度为5-80nm。步骤4中化学气相垫积氧化物介质层可以是硅酸四乙酯(TE0Q或低温垫积氧化 物(LTO)，厚度 10-200nm。步骤5中氧化物介质层表面平坦化采用化学机械剖光。步骤6中采用正性电子束曝光。电子束光刻定义凹槽宽度为50-500nm。需要保证 定义的两个凹槽之间的间隙在第一次曝光图形内，两凹槽的外边界在第一次曝光图形外。 陡直凹槽的刻蚀采用氟基反应离子刻蚀。刻蚀凹槽深度为5-lOOnm。步骤7中刻蚀栅电极材料以步骤5中垫积的氧化层介质作为硬掩膜。采用氯基反 应离子刻蚀实现陡直的剖面。刻蚀深度为1000至2000 A。本发明利用正性电子束光刻的曝光邻近效应，通过缩小凹槽间的间距实现极短栅 线条的制备。所用工艺均是标准的CMOS工艺，工艺流程简单，可控性和可重复性好。工艺 窗口大，极大放松了光刻对精细图形制备的要求。有利于器件的特征尺寸往亚IOnm方向发展。
图Ia-图If给出了本方法定义亚IOnm栅长线条的制备步骤；其中(a)为垫积栅 介质层；(b)为垫积栅电极材料；(c)为正性电子束曝光并刻蚀凹槽；(d)为化学气相垫积 介质层和平坦化工艺；(e)为正性电子束曝光并刻蚀两相邻的凹槽；(f)为以垫积的介质层 做硬掩膜，各向异性刻蚀栅电极材料。图la-f中相同标号表示相同的部件101衬底；102栅介质层；103栅电极层；104电子束曝光并刻蚀形成的凹槽；105垫 积填充凹槽的介质层；106介质层硬掩膜；107电子束光刻定义的两个窗口 ； 108栅线条。
具体实施例方式本发明采用的生长、气相沉积、刻蚀、光刻等条件均为公知技术，本领域技术人员 很容易理解和实施的。实施例1)如图Ia所示，950°C，热氧化生长SiO2的厚度40人(102)；2)如图Ib所示，低压化学气相淀积多晶硅1OOOA (103)；3)如图Ic所示，采用正性电子束光刻胶^P520曝光。采用氯基反应离子刻蚀陡 直的凹槽(104)。刻蚀凹槽宽度为lOOnm，深度为IOnm;4)化学气相垫积氧化物介质层LTO (105)，厚度30nm ；
5)如图Id所示，采用化学机械剖光平坦化氧化物介质层表面(105)。6)如图Ie所示，采用正性电子束光刻胶观 520曝光两个定义间距为SOnm的凹槽 (107)。采用氟基反应离子刻蚀陡直的凹槽。刻蚀凹槽宽度为lOOnm，深度为10nm。7)如图If所示，以步骤5中垫积的氧化层介质作为硬掩膜(106)。采用氯基反应 离子刻蚀栅电极材料并实现具有陡直的剖面亚IOnm宽栅线条(108)。以上通过详细实例描述了本发明所提供的实现亚IOnm栅长线条的制备方法，本 领域的技术人员应当理解，在不脱离本发明实质的范围内，可以对本发明的工艺过程做一 定的变形或修改，其制备方法也不限于实施例中所公开的内容。
权利要求
1.一种实现IOnm极短栅长线条的方法，其主要步骤是1)在衬底上垫积或热氧化生长栅介质层；2)垫积栅电极材料；3)正性电子束曝光并刻蚀栅电极材料形成凹槽；4)化学气相垫积氧化物介质层；5)氧化物介质层表面平坦化；6)正性电子束曝光并刻蚀介质层形成两个相邻的凹槽；7)刻蚀栅电极材料；
2.根据权利要求1所述的方法，其中，步骤1中垫积或热氧化生长SiA的厚度6至 1OOA，垫积的栅介质为 SiON、HfON, HfAlO、HfAlON、HfTaO, HfTaON, HfSiO、HfSiON、HfLaO 或 HfLaON ；栅介质层采用低压化学气相沉积、物理气相淀积、金属有机化学气相沉积或者原子 层淀积形成。
3.根据权利要求1所述的方法，其中，步骤2中栅电极材料为W、Ti、Ta、Mo、TiN、TaN、 HfN或MoN，栅电极材料采用低压化学气相淀积、金属有机化学气相沉积或者原子层淀积形 成，厚度为1000至2000 A。
4.根据权利要求1所述的方法，其中，步骤3中正性电子束曝光采用正性电子束光刻 胶；陡直凹槽的刻蚀采用氯基反应离子刻蚀；刻蚀凹槽宽度为50-500nm，深度为5-80nm。
5.根据权利要求1所述的方法，其中，步骤4中化学气相垫积氧化物介质层为硅酸四乙 酯或低温垫积氧化物，厚度10-200nm。
6.根据权利要求1所述的方法，其中，步骤6中采用正性电子束曝光，电子束光刻 定义凹槽宽度为50-500nm;陡直凹槽的刻蚀采用氟基反应离子刻蚀，刻蚀凹槽的深度为 5-100nm。
7.根据权利要求1所述的方法，其中，步骤7中刻蚀栅电极材料以步骤5中垫积的氧化 层介质作为硬掩膜；采用氟基反应离子刻蚀实现陡直的剖面，刻蚀深度为1000至2000 Ao
全文摘要
一种实现亚10nm栅长线条的方法在衬底上垫积或热氧化生长介质层、垫积栅电极材料、正性电子束曝光并刻蚀凹槽、垫积氧化物介质层、氧化物介质层表面平坦化、正性电子束曝光并刻蚀凹槽以及刻蚀栅电极材料等。本发明工艺简单，可重复性好，完全采用传统自顶向下的工艺实现与CMOS工艺的完全兼容，工艺窗口较大，易于集成，有利于在微电子工艺流程中定义极短的精细图形，使得最小特征尺寸不依赖于光刻能力，推动器件尺寸往更小的方向发展。
文档编号H01L21/28GK102110597SQ200910243738
公开日2011年6月29日 申请日期2009年12月23日 优先权日2009年12月23日
发明者周华杰, 宋毅, 徐秋霞 申请人:中国科学院微电子研究所