减少半导体器件中在通孔图案化期间的金属盖层的侵蚀的方法

专利名称：减少半导体器件中在通孔图案化期间的金属盖层的侵蚀的方法
技术领域：
一般而言，本揭示发明系关于譬如先进集成电路之微结构的形成，详言之，系关于 譬如基于铜的金属化层的导电结构的形成，以及于运作期间减少电迁移之技术。
背景技术：
于制造譬如集成电路之现代微结构中，吾人系不断驱策着稳定地减少微结构组件 之特征尺寸，因而增强这些结构之功能。举例而言，于现代集成电路中，譬如场效晶体管之 信道长度之最小特征尺寸已经达到深次微米范围之程度，藉此增加这些电路在速度和/或 电力消耗方面之效能。随着每一新电路世代之个别电路组件之尺寸经减小从而改进了例如 晶体管组件之切换速度，用来电性连接个别电路组件之互联机之可使用的占板空间(floor space)亦经减少。结果，这些互联机之尺寸亦经减少，以抵消可使用占板空间减少之量，以 及抵销对于每一单位晶粒面积所提供之电路组件之增加数量(这是由于一般而言所需之 互连之数目系增加得较电路组件之数目快速之故)。于是，通常设有复数个经堆栈之“接线 层”(亦称之为金属化层)，其中在一个金属化层之个别金属线系通过所谓之通孔(via)而 连接至覆盖于上面的金属化层或下方的金属化层的金属线。尽管设置了复数个金属化层， 但是互联机之减少尺寸必须符合例如，现代CPU、内存芯片、特殊应用集成电路(ASIC)等庞 大的精密性。互连结构之减少之剖面积(并可能结合极度微缩之晶体管组件之增加之静态 功率消耗)可能造成于金属线中相当大的电流密度，此情况可能随着每一个新器件世代而 更为增加。先进集成电路系包含具有0. 05 μ m和甚至更小关键尺寸之晶体管组件，故尽管设 有相当大数量的金属化层，但是由于每单位面积之显著数量之电路组件，因此典型上于个 别互连结构中可能会操作于明显增加至每平方公厘(cm2)数kA之电流密度。然而，于升 高之电流密度操作互连结构可能会带来多个与应力所诱发之线路劣化相关之问题，而可能 最终导致集成电路之过早故障(premature failure).于此方面之一个重要的现象是于 金属线和通孔中之由电流诱发之质量传输(mass transport)，亦称之为“电迁移(electro migration)”。电迁移系由于电子至离子核心之动量转移(momentum transfer)而引起， 造成朝电子流之方向的净动量。尤其在高电流密度时，可能会在互连金属中发生原子之显 著的集体移动或定向的扩散，其中各扩散路径之存在会对于从动量转移所导致之质量位移 量具有实质的影响。于是，电迁移也许导致在金属互连内形成通孔或者在紧邻金属互连处 形成小突出，由此造成器件之效能和可靠度的降低，或者完全故障。举例而言，埋置入二氧 化硅和/或氮化硅中之铝线系时常用作为用于金属化层的金属，其中，如上面说明者，具有 0. Iym或者甚至更小关键尺寸之先进集成电路可能需要金属线之剖面积的显著减小，而因 此具有增加之电流密度，此情形使得用铝来形成金属化层较不具吸引力。结果，系用铜或铜合金来取代铝，铜或铜合金材料甚至在相当高之电流密度时，相 比于铝亦具有明显较低的导电率和改进的电迁移阻性。将铜引入微结构和集成电路之制造中伴随着存在于铜的特性之几个严重的问题，亦即于二氧化硅和复数个低k介电材料中容 易扩散，其中，该等材料典型上系与铜一起使用以便减少在精密的金属化层内之寄生电容。 为了提供所需的附着力并且避免铜原子非期望地扩散入敏感的器件区域，因此通常在铜和 埋置有铜基互连结构的介电材料之间必须提供阻障层。虽然氮化硅为有效防止铜原子扩散 的介电材料，但是较不希望选择氮化硅作为中间层介电材料，这是因为氮化硅呈现普通高 的介电系数，由此增加邻近铜导线之寄生电容之故，此情况可能造成不可忍受之讯号传播 延迟。因此，通常形成亦赋予铜所需机械稳定性之薄导电阻障层，以分离铜体与环绕的介电 材料，藉此减少铜扩散入介电材料中并且亦减少不需要之物种(譬如氧、氟等)扩散入铜 中。再者，导电阻障层亦可以提供与铜之高稳定接口，由此减少于接口之明显材料输送之可 能性，其中，该接口在考虑到增加的扩散路径时一般为关键区域。目前，钽、钛、钨和他们与 氮和硅等的化合物为较佳用于导电阻障层之候选者，其中阻障层可以由二个或多个不同组 合物之次层所组成，以便符合在抑制扩散和黏着性质方面之需求。明显地区别铜与铝之另一个特性为除了铜不可以通过非等向性的干蚀刻制造方 法而有效地图案化之外，还不能够容易通过化学和物理气相沉积技术而较大量地沉积，因 而需要通常称之为金属镶嵌或嵌入之制造方法策略。于金属镶嵌制造方法中，首先形成介 电层，然后图案化该介电层以具备沟槽和/或通孔，然后用铜填满该沟槽和/或通孔，其中 如前面所提到的，在填入铜之前先在沟槽和通孔的侧壁上形成导电阻障层。通常通过湿式 化学沉积制造方法(譬如电镀和无电电镀)而完成将铜体材料沉积入沟槽和通孔中，由此 需要可靠地填满具有纵宽比(aspect ratio) 5以上、具有直径0.3μπι或者甚至更少之通 孔，以及具有从0. 1 μ m至数μ m宽度范围之沟槽。用于铜之电化学沉积制造方法在电子电 路板制造领域是广为接受的。然而，高纵宽比通孔之无空隙填满(void-free filling)为 极精密和负有挑战性之任务，其中最终所获得之铜基互连结构的特性明显取决于制造方法 参数、材料、和有关结构之几何构形。因为互连结构之几何构形实质上由设计要求所决定， 因此可能不会针对给定的微结构有会明显的改变，故最重要的是评估和控制铜微结构的材 料(如导电和非导电阻障层)之冲击，和他们在互联机结构之特性上的互动，以确保高产率 和所需的产品可靠度。尤其，针对各种配置去确认、监视和减少于互连结构中之劣化和故障 机制以对于每一个新器件世代或技术节点维持器件可靠度是很重要的。因此，在研究铜互连之劣化方面，尤其在结合具有相对介电常数3. 1或者甚至更 小之低k介电材料上已作了很大的努力，以求发现新的材料和制造方法策略用来形成具有 低总介电系数之铜基线和通孔。虽然于铜线中电迁移之确切机制仍未彻底完全了解，惟发 现是位于侧壁内和侧壁上、尤其在邻接材料之接口处之空隙会对最终达成之效能和互连之 可靠度具有明显的冲击。咸信明显造成过早的器件故障之一个故障机制是电迁移诱发的材料输送，尤其是 沿着形成在铜和介电盖层之间的接口者，其中，该介电盖层可于在沟槽和通孔开口中填满 铜材料后设置，而该沟槽和通孔的侧壁则涂覆有导电阻障材料。除了维持铜完整性外，介电 盖层在形成中间层介电质中之通孔开口期间通常还可以作用为蚀刻终止层。经常使用的材 料例如为氮化硅、氮化硅碳，该等材料相对于典型使用之中间层介电质(譬如复数种低k介 电材料)系呈现适度高的蚀刻选择性，并且亦抑制铜扩散至该中间层介电质。然而最近的 研发结果似乎显示形成在铜和介电盖层之间的接口为于金属互连之操作期间用于材料输送之主要扩散路径。结果，已发展出多种选择方案，企图增强铜和具有可靠地局限铜和维持其完整能 力之盖层之间的接口特性。举例而言，已提出选择性地提供导电材料于含铜区域之顶部，该 区域可以呈现优越的电迁移效能，同时不会不当地减少对应的金属线之总电阻。举例而言， 钴/钨/磷(CoWP)之化合物已经证明为有希望备用的导电盖层，该化合物可以明显减少在 对应的金属线内之电迁移效果。虽然钴/钨/磷之化合物提供优越的电迁移效能，并且因为此化合物可以根据选 择性的电化学沉积配方而容易沉积而可以有效地在整个制作流程中实施以用来制造精密 的金属化系统，然而结果是，在图案化连接到已形成具有钴/钨/磷盖层在其上的金属区之 通孔的期间观察到有严重的缺陷，其将参照图Ia至图Ib作详细地说明。图Ia示意地显示在进阶之制造阶段，亦即，于用来形成金属化系统之制造顺序期 间，半导体器件100之横剖面图。半导体器件100包括基板101，该基板101依照器件100 之特定电路组构可以包括电路组件(未图标)。半导体器件100可以进一步包括第一金属 化层Iio和第二金属化层120。如前面之说明，金属化层110可以包括例如为低k介电材 料形式的介电材料111，于该介电材料111中形成有由铜结合阻障层112A所组成的金属线 112，该阻障层112A例如为氮化钽、钽等形式。而且，金属区112之上表面112S其上已经形 成有导电盖层113，该导电盖层113由三元合金(ternary alloy)钴/钨/磷(CoWP)所组 成。再者，例如为二氧化硅、碳化硅、含氮碳化硅等形式的介电蚀刻终止层114系形成在介 电材料111上方并且部分地形成在金属线112上方而与导电盖层113接触。另一金属化层 120于所示制造阶段中包括任何适当组合物的介电材料121，在该介电材料121中形成通孔 开口 121A，其中若考虑单一金属镶嵌策略的话，则介电材料121可以表示用于层120的介电 层堆栈的下部；或者沟槽(未图示)可以形成在介电层121之上部。可以根据广为接受之制造方法技术形成如图Ia中所示之半导体器件100，该制造 方法技术包含形成电路组件(未图标)，接着是制造适当的接触结构，在该接触结构上方可 以形成复数个金属化层，譬如层110、120。为此目的，可以例如通过化学气相沉积(CVD)等 等沉积介电材料111，接着执行一图案化顺序以在层110中形成适当的沟槽，且根据整体的 制造方法策略而可能一起形成各通孔开口(未图示)。现将参照通孔开口 121A而说明用 来形成通孔开口之各蚀刻制造方法。其次，可以形成阻障层112A并且接着可以例如通过 电镀而填满铜材料，该电镀可能需要沉积适当的晶种层。其后，可以例如通过电化学蚀刻 技术、化学机械研磨(CMP)等，去除过量之铜材料和阻障层112A。接着，可以通过沉积导电 盖层113而“钝化”暴露的表面112S，藉此鉴于优越的电迁移效能而亦于表面112S处提供 所希望之强接口，如前面所讨论者。可以通过无电电镀而完成CoWP合金之沉积，于此沉积 期间，当暴露于适当的电解质溶液时，该暴露的表面112S可以作用为催化剂材料，用来起 始电化学反应。于是，因为沉积被实质限制于暴露的铜表面112S，因此可以获得自身对准 (self-aligned)之沉积机构。于沉积所希望之厚度后(例如，约10至50nm)，可以例如通 过CVD沉积介电蚀刻终止层114，接着沉积介电材料121。其次，可以执行精密的图案化顺 序，最终得到通孔开口 121A，以便向下延伸而进入介电蚀刻终止层114，该介电蚀刻终止层 114可以根据广为接受之蚀刻配方而最终打通开口。如已熟知的，于精密的电浆辅助蚀刻制造方法期间，可能产生复数个蚀刻副产物，至少某些该副产物亦可能沉积于暴露的表面区域，而该等副产物于后续的沉积材料(譬如 在开口 121A内的导电阻障材料)之前可能必须被移除。结果，可以应用各湿式化学蚀刻配 方115，譬如稀释的氢氟酸、过氧化氨(ammonia peroxide)混合物等，该等配方经证明为在 器件100之进一步处理之前用来调节暴露的表面部分之有效的配方。如此一来，于制造方 法115期间，导电盖层113的暴露的部分可以与湿式化学蚀刻剂接触，然而如此可能导致 过度的去除材料，由此实质上完全去除盖层113的暴露的部分，并且亦产生邻近通孔开口 121A之明显的下蚀刻区域(under-etched area)。图Ib示意地显示在湿式化学清洗制造方法115后之半导体器件100。如图中所 示，可能会发生明显的下蚀刻113A，由此于金属化层120之层堆栈中产生各自的空隙，该等 空隙可能因此造成于进一步处理期间的制造方法非一致性，由此亦劣化用阻障材料和铜填 满通孔后之该通孔之总效能。结果，已作了相当多的努力以例如通过寻找用来在电浆辅助 蚀刻制造方法后有效地清洗该结构，且实质上不会侵袭钴/钨/磷合金的湿式化学蚀刻化 学作用，以实质上避免下蚀刻区域113A的产生。然而，个别的湿式化学蚀刻化学作用可能 会有效率减低的问题。于其它的方法中，可以使用其它的沉积制造方法以用来形成CoWP合 金于下蚀刻区域113A中，惟会因此而于另一湿式化学沉积步骤而明显地增加总循环时间。本揭示发明系针对可以避免(或者至少减少)一个或多个上述问题之影响的各种 方法和器件。

发明内容
下文提出本发明之简单概述，以便提供本发明某些态样之基本了解。此概述并非 本发明之广泛的详尽综论。其无意用来识别本发明之关键或重要组件，或用来描绘本发明 之范畴。其唯一的目是以简化形式呈现某些概念作为稍后更详细说明之引言。一般而言，本文中所揭示之标的内容系相关于下述之技术和各自半导体器件，亦 即，可以根据高度有效制造流程而于精密的半导体器件的金属化层的介电材料中完成图案 化之开口，同时实质上避免导电盖材料(譬如包含钴、钨、磷之合金或者任何其它适当的合 金材料)之过度的材料去除，其中，该等导电盖材料可以有利地使用于增强精密的金属线 之电迁移性能。为了此目的，于通孔开口之图案化期间保护材料可以有效地定位于暴露之 合金的侧壁部分，而使得可以根据广为接受和高度有效之清洗配方执行后续的湿式化学清 洗制造方法，且实质上不会明显地产生不希望之空隙于导电盖材料中。保护材料可以高度 局部之方式定位，由此不会不当地影响导电盖材料相关于电迁移性能之整体特性，同时亦 不会明显地影响其它的器件区域，譬如于此制造阶段的金属化层的暴露的介电部分。于一 些例示态样中，例如通过蚀刻穿透导电盖层而可以于通孔开口的底部有效地重新分配材 料，使得于后续的湿式化学清洗制造方法期间，下方金属区的材料可有效地覆盖导电盖层 的暴露的侧壁部分。因此，可以维持与习知制造方法技术高度的兼容性，且仍然提供优越的 器件特性。本文中所揭示的一个例示方法包括在介电层中形成开口从而延伸穿过用于半导 体器件的金属化层的金属区的导电盖层。该方法进一步包括在该开口的下部形成保护层， 从而实质上覆盖暴露于该开口之该导电盖层的表面区域。最后，该方法包括执行湿式化学 清洗制造方法。
本文中所揭示的另一个例示方法包括在半导体器件中金属化层的介电层中形成 通孔开口，其中该通孔开口延伸至少进入形成在金属区的导电盖层。该方法另外包括通过 建立离子轰击而在该通孔开口的底部重新分配材料，并且执行该重新分配材料之湿式化学 清洗制造方法。本文中所揭示的一个例示半导体器件包括形成在第一介电层中的金属区和形成 在该金属区的至少部分上的导电盖层。再者，通孔延伸穿过第二介电层和穿过该导电盖层， 以及保护材料层形成在该通孔内之该导电盖层之该侧壁部分上。此外，该半导体器件包括 形成在该保护材料上和在该通孔内之该第二介电层的表面部分上的导电阻障层。


通过参照以上之详细说明，配合所附图式，可以了解本揭示发明，各图中相同的组 件符号代表相同的组件，以及其中图Ia至图Ib示意地显示依照习知的制造方法策略，于图案化介电材料以形成连 接至已形成CoWP盖层于其上之含铜金属区之通孔开口期间的半导体器件之剖面图；图加至图加示意地显示依照例示实施例于金属化层中形成通孔同时保护导电盖 层的侧壁部分之各种制造阶段期间的半导体器件之剖面图；图2f示意地显示依照另一例示实施例，其系根据双金属镶嵌策略在半导体器件 中形成金属线和连接到位于下方金属层的金属线之通孔之半导体器件之剖面图；以及图2g至图池示意地显示依照又另一例示实施例之于图案化通孔开口同时引入额 外的材料局部地于通孔底部期间的半导体器件之剖面图。虽然此处所揭示之标的容许各种修改和替代形式，然该等标的之特定实施例已通 过图式中实例之方式显示和予以详细说明。然而，应了解到此处特定实施例之说明并不欲 限制本发明于所揭示之特定形式，反之，本发明将涵盖所有落于由所附之申请专利范围所 界定之精神和范围内之所有的修饰、等效、和改变。
具体实施例方式以下将说明本发明之各种范例实施例。为求简明，本说明书并未说明实际实作之 所有特征。当然，应了解在发展任何此种实际的实施例中，须作出多个实作特定性之决定以 达到开发者特定的目标，譬如符合系统相关以及商业相关之限制，该些限制将随着各个实 作而变化。另外，将了解到虽然此种发展努力可能精密且费时，但是在了解本发明之揭露内 容对于熟悉该项技艺者而言将不过是例行工作而已。现将参考附图来说明本发明。各种结构、系统和器件系示意地绘示于图式中仅为 了说明之目的，以便不会由熟悉此项技术着已熟知之细节而模糊了本发明。不过，仍包含附 图说明与解释本发明之例示范例。应以熟悉该项技艺者所认定之意义来了解与解释本文中 的字汇与词。本文前后一致使用的术语以及词汇并无暗示特别的定义，特别定义系指与熟 悉该项技艺者认知之普通惯用的定义所不同之定义。如果一个术语或词汇具有特别定义， 亦即非为熟悉该项技艺者所了解之意义时，本说明书将会直接且明确的提供其定义。一般而言，本揭示发明系关于下述之技术通过适当地覆盖由合金(譬如三元合 金(ternary alloy)，该等合金结合湿式化学蚀刻配典型可以具有适当高的蚀刻率)构成的导电盖层的暴露表面区域，从而在图案化精密金属化系统期间，可以使用广为接受之湿 式化学蚀刻配方。于一些例示实施例中，通过局部地设置具有针对清洁剂有明显较高之蚀 刻抵抗性的材料(譬如下方金属区的金属)而可以完成导电盖材料的暴露表面部分之有效 覆盖，该下方金属区一般而言，相比于导电盖层的材料可较不易起化学反应(noble)，并且 可具有较少的负电极电位。为了此目的，于图案化通孔开口期间，可以控制蚀刻制造方法而 使得通孔开口可以延伸穿过导电盖层，并且可以暴露金属区的材料，然后该金属区可以用 作为“材料源”以用来覆盖通孔底部的暴露的侧壁部分。如此一来，于蚀刻制造方法期间和 /或于另外的蚀刻步骤中，离子轰击可以于通孔底部造成所希望的材料重新分配，该材料可 以重新沉积于侧壁部分，由此渐增地建立保护材料层，该保护材料层可以具有相对于湿式 化学蚀刻配方所希望之高蚀刻抵抗力。亦可以根据造成“喷溅(sputter) ”蚀刻制造方法的 制造方法参数来建立离子轰击，其中所暴露的金属区的材料可以作用为喷溅标靶(sputter target)，从该喷溅标靶可以释放材料并且该材料可以再度沉积于通孔开口的下部。于离子 轰击期间(例如，于用来蚀穿盖层之非等向性蚀刻制造方法期间或者额外的“喷溅”步骤期 间所提供者)，可以控制该制造方法而使得材料的重新分配可以实质上被限制在导电盖层 和介电蚀刻终止层，同时实质上避免材料明显地沉积于低k介电材料上(该低k介电材料 一般而言可能会用于精密的应用中)。为了此目的，可以例如根据测试测量等决定用来产生 离子轰击之适当的制造方法参数，以便适当地选择介电蚀刻终止层之层厚度，提供所希望 之制造方法裕度(process margin)以用来于考虑情况下重新分配材料。举例而言，暴露的金属区可以包括相当数量之铜，而铜可针对复数个广为接受之 湿式化学清洗配方而提供增加之蚀刻抵抗力，但是直接接触或者沉积铜材料于低k介电材 料上可视为不适当。于是，于此情况，可以通过适当地调整制造方法参数和/或介电蚀刻终 止层之层厚度而明显地抑制铜材料的沉积。于其它的例示实施例中，另外的材料可以例如 通过表面处理、离子植入等而局部地提供于通孔底部，以增强将被分配于通孔开口之下方 侧壁部分之保护材料之整体特性。因此，可考虑到蚀刻抵抗力、黏着性等而调整沉积于导电 盖层的暴露部分之保护材料之整体特性至某种程度。图加示意地显示半导体器件200之剖面图，该半导体器件200包括基板201，在该 基板201上方可以形成表示半导体材料(譬如硅基材料等)之器件层(未图标)，于该半 导体材料中和上方可以依照各自的设计规则而形成复数个电路组件。举例而言，如前面之 说明，于精密应用中，电路组件可以具有大约50nm和更少之关键尺寸。再者，可以设置额外 的器件层，例如依照特定的电路组构设计成连接电路组件之各自接触区与一个或多个金属 化层210之接触结构(未图标)。金属化层210可以包括介电材料211，并可能与适当的盖 层或蚀刻终止材料(未图示)结合。如前面参照器件100所解释的，可以依照相似的准则， 选择用于介电材料211和任何各自的盖层之适当的材料组合物。再者，金属化层210可以 包括例如为金属线形式的金属区212，该金属区212亦可以包括适当的阻障材料212A，亦如 前面所讨论的。再者，导电盖层213可以形成在金属区212上，其中可以使用任何适当的合 金，譬如由钴/钨/磷所组成之合金，如前面所讨论的。然而，应该了解到，可以使用任何其 它的合金，只要能达成有关电迁移之增强之性质即可。此外，第二金属化层220可以形成在层210上方，并且可以包括介电材料221， 其中，于所示实施例中，若在介电材料221中形成通孔开口 221A之蚀刻制造方法期间，
9导电盖层213之蚀刻选择性被认为不适当，则可以设置蚀刻终止层214。再者，可以在介 电层221之上方形成蚀刻屏蔽205(可以包括阻剂材料(resist material)、抗反射涂层 (anti-reflective coating, ARC)材料等)，并且可以具有于蚀刻制造方法206期间用于界 定通孔开口 221A之横向尺寸的开口。可以根据如上述参照器件100所说明者之相似制造方法技术而形成如图加所示 之半导体器件200。举例而言，可以依照广为接受之图案化策略而形成蚀刻屏蔽205，以及 可以使用广为接受之制造方法参数用于非等向性蚀刻制造方法206。应该了解到，可以使 用复数个图案化规范来形成于金属化层的介电材料中之通孔和沟槽，譬如单一金属镶嵌技 术、双金属镶嵌技术等。于下列之制造方法方案中，其可以称为用来图案化通孔开口 221A 之制造方法，而接着用适当的导电材料填满该通孔开口 221A，同时于另外独立之制造方法 顺序中可以形成对应的金属线。于其它的情况，于图案化顺序中可以形成通孔开口和各自 的沟槽，并且其后于共同的制造方法中可以执行导电材料之填满，如稍后将参照图2f作详 细的说明者。又于其它的情况，可以结合单一金属镶嵌技术和双金属镶嵌技术，其中于另外 独立之制造方法顺序中可以界定通孔开口，且其后可以形成各沟槽，然而二种开口可以共 同地用导电材料填满。图2b示意地显示于更进阶阶段之半导体器件200，其中可以执行蚀刻制造方法 206A以蚀刻穿透蚀刻终止层214，其中，该蚀刻终止层214于蚀刻制造方法206期间已用作 为适当的蚀刻终止。如图2b中所示，可以用与制造方法206相同的蚀刻工具执行蚀刻制造 方法206A，或者可用不同的蚀刻工具建立蚀刻制造方法206A，其系取决于整体的制造方法 策略而定。举例而言，根据广为接受之蚀刻化学作用而蚀刻穿透介电层221后，蚀刻前缘可 以终止于蚀刻终止层214上或蚀刻终止层214内，并且接着可以改变蚀刻化学作用以蚀刻 穿透蚀刻终止层214，而这可以根据广为接受之蚀刻配方来完成。举例而言，蚀刻终止材料 214可以由氮化硅、碳化硅、含氮碳化硅、非晶碳或可能包含复数个不同的材料层之任何其 它适当的材料组合物组成，其中，对于该等材料之各者而言，系有广为接受之蚀刻化学作用 可供利用。举例而言，可以使用氟基蚀刻化学作用以便有效地蚀刻穿透材料214。于蚀刻制 造方法206A期间，蚀刻前缘可能会侵蚀导电盖层213的材料，然而，其系取决于整体之蚀刻 策略而有明显不同之蚀刻率。如前面参照器件100之讨论，典型情况，蚀刻制造方法206A 可以终止于盖层213内。于本文中所揭示之某些实施例中，例如，可以根据实质相同的蚀刻 化学作用继续蚀刻制造方法206A，以求蚀刻穿透盖层213以便最终暴露金属区212。于某 些例示实施例中，于蚀刻制造方法206A期间可以适当地选择离子轰击之程度以获得足够 的物理分量(physical component)，以求连续地将暴露表面部分的材料213之个别原子喷 溅出来，以便使得这些原子能够重新沉积于开口 221A之下方侧壁部分。于是，于某些例示 实施例中，蚀刻制造方法206A至少于最后阶段，可以根据显著的物理分量来执行以产生可 以再沉积之各自的物种，由此形成对应之薄层，而当再度喷溅金属区212的材料时该薄层 可以用作为“阻障材料”。如前面的说明，可以根据测试运作(test run)并对蚀刻制造方法之对应结果进行 后续检查而容易决定有关于电浆功率、偏压功率等之适当的参数。举例而言，可对包含相似 或相同设计尺寸之测试通孔开口之测试结构进行剖面分析，以便决定针对不同的测试参数 在通孔221A底部的材料重新分配的程度。于其它的例示实施例中，当可能不希望于蚀刻制造方法206A之此阶段有明显的材料重新分配时，或者当以具有适当高数量之反应性成分 之蚀刻配方为根据之对应的材料重新分配可考虑为适当时，可以根据典型的化学反应蚀刻 制造方法(亦即，当蚀刻环境之成分与暴露的表面部分接触时，通过形成非挥发性化合物) 而执行蚀刻制造方法206A。图2c示意地显示于进阶阶段之半导体器件200，其中，于一些例示实施例中，可以 执行离子轰击206B以于实质完全蚀刻穿透导电盖层213后，从金属区212的暴露的表面部 分渐增地释放金属原子。如此一来，于制造方法206B期间，保护材料212P可以形成在盖层 213的侧壁部分213S，其中保护材料212P可实质上由金属区212的材料组成，其中，譬如导 电盖层213之成分之其它成分亦可并入保护材料212P中。典型的情况是，金属区212的材 料相比于导电盖层213之成分可更不易起化学反应，因此，由于相比于典型使用的合金(譬 如CoWP)，材料212P系有明显较少之负电极电位，故保护材料212P对于湿式化学清洗制造 方法可具有明显的增加抵抗力。如前面之说明，可根据如可使用于蚀刻制造方法206A之 实质相同的制造方法条件来建立离子轰击206B，同时，于其它的情况，可以建立实质物理驱 动之去除制造方法，该制造方法亦可以称之为“喷溅蚀刻(sputter etch)”制造方法，而使 得可以于区域212中确立有效的材料去除，惟其中可以选择对应之制造方法条件，譬如压 力、温度、电浆、功率和偏压功率，而使得释放的材料可以立即重新沉积，以便形成保护材料 212P。例如，可以根据任何适当的蚀刻室通过使用适当的物种(譬如氩等)建立各自 的“喷溅”环境，同时，于其它的例示实施例中，当重新分配的材料的对应比率可被认为适 当时，可中断在前面蚀刻制造方法206A期间等已经被使用过的各反应成分之供应。而且， 于此情况，可以例如通过使用经认可之制造方法配方，而可以容易地决定适当的制造方法 参数，其中，该等制造方法配方系如亦可于沉积导电阻障材料和对应之再喷溅这些材料期 间使用者，且为如经常使用于精密的图案化规范中者。如前面所讨论的，于某些例示实施 例中，于制造方法206A期间亦可以建立显著的离子轰击，藉此形成“阻障层”，而保护材料 212P可以渐增地沉积在该阻障层上。举例而言，个别的材料层可以“遍布”横跨通孔开口 221A的下部，例如在蚀刻终止层214之上方，由此针对保护材料212P之后续释放和重新分 配提供关于介电材料221之阻障，其中，该保护材料212P实质上可以由金属区212的材料 组成，该金属区212可包含铜，而铜已知容易扩散于复数种低k介电材料中。结果，于此情 况，重新分配保护材料212P时之高度控制可以较不严苛，即使金属区212与介电材料211 之直接接触被认为不适当时亦然。图2d示意地显示于进一步进阶之制造阶段之半导体器件200，于此阶段可以执 行湿式化学清洗制造方法215，其中可以使用广为接受之配方，譬如稀释的氢氟酸(HF)、过 氧化氨混合物等。由于保护材料212P之增加之蚀刻抵抗力，故可以充分地抑制侧壁部分 213S (可以由保护材料212P覆盖)的暴露，由此明显地减少产生空隙和其它的不平整之可 能性，如前面参照习知的制造方法策略所说明的。如此一来，于湿式化学清洗制造方法215 后，可以通过沉积适当的阻障材料而继续进一步之处理，而不需要如习知策略中所经常需 要的额外的沉积制造方法用来再填满导电盖层之任何的空隙。图加示意地显示于进一步进阶之制造阶段之半导体器件200。如图示，通孔222A 形成在开口 221A中并且可以包括适当的金属(譬如铜)，并结合阻障材料222B，该阻障材料222B亦可以覆盖保护材料212P的至少一部分。图2f示意地显示依照进一步之例示实施例之半导体器件200，于此实施例中可以 依照双金属镶嵌策略形成通孔222A和金属线222C，其中于介电材料221中可以形成沟槽 开口和通孔开口 221A。为了此目的，于一些情况，可以依照如前面参照图加说明之相同的 制造方法技术形成通孔开口 221A，其中可以接着实施各自的光微影制造方法以设置用来图 案化沟槽开口的沟槽屏蔽。于其它的情况，首先可以形成通孔开口 221A之上部，接着可以 于共同蚀刻制造方法中形成沟槽和通孔开口 221A的下部，同时又于其它方法中，首先可以 形成沟槽开口，接着图案化通孔开口 221A。不管所使用之制造方法顺序如何，当在该蚀刻 终止层214形成开口之后或者在暴露出该导电盖层213之后，可以执行对应的蚀刻制造方 法206A和/或206B以提供保护材料212P于导电盖层213的暴露的侧壁部分，如前面之说 明。于一些例示实施例中，可以将保护材料212P形成为被限制于盖层213之盖层表面213S 和蚀刻终止层214的侧壁表面，以便实质地避免材料212P与介电材料211直接接触。于其 它的情况，当金属区212的材料与材料221之接触被认为较不紧要时，材料212P可以延伸 于蚀刻终止层214上方。因此，不管所使用之图案化规范如何，可以建立有效的整体制造流 程，同时明显地减少由于遗失一部分的导电盖层213而产生缺陷之可能性。如此一来，譬如 金属化层220的金属化层可以形成于精密之半导体器件中，而该半导体器件可以包括晶体 管组件，譬如具有约50nm和更少之间极长度203L之晶体管203，藉此促成金属化层之生产 率的提升，同时仍然提供与习知策略高度的兼容性。参照图2g至图池，现将说明另一例示实施例，于该实施例中，除了从金属区212有 效地重新分配材料外，还可将额外的材料物种并入于通孔的底部。图2g示意地显示具有通孔221A形成于介电层221中之半导体器件200，该通孔 221A系延伸穿过蚀刻终止材料214和导电盖层213。再者，沟槽221B可以形成在介电层 221之上部。举例而言，沟槽221B可以依照如前述制造方法技术形成。当层213之个别的 材料重新分配可以认为适当时，于蚀刻穿透层214和213期间可以建立适当的制造方法条 件，如前述之说明。于所示实施例中，于暴露金属区212之前和/或之后，可以执行另外的 处理207以便引入所希望的材料物种于通孔221A的底部。为了此目的，处理207可以包括 例如用来并入物种的一制造方法，该物种譬如氮、硅、氧等，以求调整材料212P之特性和于 后续的制造阶段进行重新分配。举例而言，通过并入适当的物种(譬如氮等)，可以调整相 关于后续之湿式化学蚀刻制造方法(譬如图2d之制造方法21 之整体蚀刻抵抗力，由此 可以减少用于保护材料212P之层厚度。于其它的例示实施例中，取决于整体的制造方法策 略，可以执行离子植入制造方法以便局部地提供各自的物种，譬如铝等，以求增强材料212P 之整体特性。于此情况，可以根据用来界定通孔开口 221A之蚀刻屏蔽而执行对应之植入制 造方法，同时沟槽221B可尚未形成。图池示意地显示于蚀刻制造方法206B期间之半导体器件200，其中，该制造方 法206B系结合先前所引入的材料物种而重新分配用于区域212的材料。于一些例示实施 例中，制造方法206B表示喷溅蚀刻制造方法，其可以根据广为接受的制造方法参数而加以 实施，如亦可于重新喷溅制造方法期间所使用者，其中该重新喷溅制造方法系经常结合导 电阻障材料(譬如图2e至图2f的材料222B)的沉积而使用。于一些例示实施例中，于制 造方法206B期间表面212C之去除可以较不严苛，这是因为任何的残余物或者任何有意保持之层部分可以于清洗制造方法215期间提供增强的蚀刻抵抗力，并且可于根据起始剂 (starter)沉积制造方法来形成阻障层222B之初始阶段期间以被去除之故。其后，如上述 可以继续进一步之制造方法。结果，本揭示内容系提供一种技术和对应之半导体器件，可以通过在执行湿式化 学清洗制造方法之前于通孔底部进行材料重新分配，以形成保护材料，从而明显减少于导 电盖材料中产生之不平坦或空隙。因此，可以建立高度有效之整体制作流程，同时仍然提供 与习知策略高度的兼容性，或者提供相对于习知技术增强之周期时间，其中，该等习知策略 系需要另外重新沉积盖材料。揭示于上之特殊实施例仅作说明用，而对于熟悉此项技艺者而言，于阅读本说明 书习得其揭示之技术内容后，当可了解本发明可以诸多不同而等效之方式来修改和实施。 例如，可以不同之顺序实施本发明上述提出之制造方法步骤。再者，除了以下之申请专利范 围中说明之外，并不欲对其中所示之构造或设计之细部作限制。因此，很明显地以上揭露之 特定实施例可作更改或修饰，而所有此等变化皆系考虑在本发明之精神和范围内。由此，本 发明提出下列之申请专利范围请求保护。
权利要求
1.一种方法，包括下列步骤在介电层021)中形成开口 Q71A)从而延伸穿过半导体器件(200)的金属化层(210) 的金属区012)的导电盖层013)；在该开口 Q21A)的下部形成保护层(212P)，从而实质上覆盖暴露于该开口 Q21A)中 的该导电盖层013)的表面区域；以及 执行湿式化学清洗制造方法。
2.如权利要求1所述的方法，其中，形成该保护层012P)包括执行离子轰击以从该金 属区012)的暴露表面去除材料，并且在该表面区域上重新分配该材料。
3.如权利要求2所述的方法，其中，在用来蚀刻穿透该导电盖层(213)并且进入该金属 区012)的该材料的非等向性蚀刻制造方法期间进行该离子轰击。
4.如权利要求2所述的方法，其中，通过执行喷溅蚀刻制造方法而产生该离子轰击。
5.如权利要求1所述的方法，其中，该金属区(212)包括相比于该导电盖层(213)在该 湿式化学清洗制造方法期间具有较高蚀刻抵抗力的金属。
6.如权利要求1所述的方法，其中，形成该保护层012P)包括在该开口Q21A)的底部 选择性地形成材料并且通过离子轰击而重新分配该材料。
7.如权利要求6所述的方法，其中，该材料不同于该金属区(212)的材料和该导电盖层 (213)的材料。
8.一种方法，包括在半导体器件O00)的金属化层的介电层021)中形成通孔开口(221A)，该通孔开口 (221)至少延伸进入形成在金属区(212)上的导电盖层013)中；通过建立离子轰击而在该通孔开口 021A)的底部重新分配材料；以及 在重新分配该材料之后执行湿式化学清洗制造方法。
9.如权利要求8所述的方法，其中，形成该通孔开口Q21A)包括蚀刻穿透该导电盖层(213)。
10.如权利要求8所述的方法，其中，当蚀刻穿过该导电盖层(213)并进入该金属区 (212)时，该材料被重新分配。
11.如权利要求8所述的方法，进一步包括在重新分配该材料之前选择性地在该底部 形成保护材料012P)。
12.—种半导体器件，包括金属区012)，形成在第一介电层011)中； 导电盖层013)，形成在该金属区012)的至少一部分上； 通孔(221A)，延伸穿过第二介电层021)并且穿过该导电盖层013)； 保护材料(212P)，形成在该通孔Q21A)内的该导电盖层013)的侧壁部分上；以及 导电阻障层(212B)，形成在该保护材料Q12P)上和在该通孔Q21A)内的该第二介电 层021)的表面部分上。
13.如权利要求12所述的半导体器件，进一步包括形成于该导电盖层(213)和该第二 介电层(221)之间的介电蚀刻终止层014)，其中，该通孔Q21A)延伸穿过该蚀刻终止层(214)。
14.如权利要求13所述的半导体器件，其中，该保护材料Q12P)覆盖该通孔Q21A)内的该蚀刻终止层014)的侧壁的下部。
15.如权利要求14所述的半导体器件，其中，该蚀刻终止层(214)的上侧壁部分未由该 保护材料012P)所覆盖。
全文摘要
在半导体器件之精密金属化系统中，在通孔开口之图案化期间，该开口(221A)延伸穿过导电盖层(213)，并且建立适当的离子轰击以再分配下层金属区(212)的材料以暴露导电盖层(213)的侧壁部分，由此建立保护材料(212P)。结果，于后续的湿式化学蚀刻制造方法(215)中，可以大大地减少导电盖层(213)之过度材料去除之可能性。
文档编号H01L21/768GK102077340SQ200980125491
公开日2011年5月25日 申请日期2009年4月30日 优先权日2008年4月30日
发明者C·巴尔奇, D·费希尔, M·沙勒 申请人:先进微装置公司